基准电流获取电路、只读存储器及电子设备制造技术

一种基准电流获取电路、只读存储器及电子设备，基准电流获取电路包括：电流镜电路，适于根据参考电流输出基准电流，电流镜电路包括至少一个电流输入支路和至少一个电流输出支路，所述至少一个电流输入支路和至少一个电流输出支路在参考节点连接；开关电路，其第一端输入有参考电流，其第二端连接至少一个电流输入支路，其控制端输入有片选信号，片选信号控制参考电流流入至少一个电流输入支路；下拉电路，为参考节点提供对地的放电通路；脉冲生成电路，适于根据片选信号控制放电通路在上电预设时间内由片选信号的边沿触发而导通，并控制放电通路在上电预设时间后始终保持关断。本发明专利技术可解决只读存储器中提供给灵敏放大器的基准电流不稳定的问题。

Reference current acquisition circuit, read only memory and electronic equipment

A reference current acquisition circuit, a read-only memory and electronic equipment, reference current acquisition circuit includes a current mirror circuit, suitable for reference according to the current output reference current, a current mirror circuit includes at least one input current branch and at least one current output branch, said at least one input current branch and at least one current output branch in the reference node is connected; switch circuit, the input end of the reference current, the second end is connected with at least one current input branch, the control input end of the chip select signal, chip select signal control reference current into the at least one current input circuit; a pull-down circuit for providing reference node on the discharge channels; pulse generating circuit for, according to the chip select signal and control the discharge path of power on the preset time by an edge triggered chip select signal conduction and control The discharge path is always turned off after the preset time of power on. The present invention can solve the problem of the unstable reference current provided in the read only memory to the sense amplifier.

【技术实现步骤摘要】
基准电流获取电路、只读存储器及电子设备
本专利技术涉及电子
，特别涉及一种基准电流获取电路、只读存储器及电子设备。
技术介绍
只读存储器(Read-OnlyMemory，ROM)所存储的数据，与随机存取存储器(RandomAccessMemory，RAM)那样能被快速地加以改写不同，它一般为预先写入，在其工作过程中所述数据只能被读出。由于ROM所存储的数据稳定，断电后数据不丢失，并且其结构较简单，读出较方便，因而常用于存储各种固定程序和数据。在ROM设计中，需要为其内部的灵敏放大器提供一个稳定的基准电流，此基准电流的稳定性将影响ROM中读数的稳定性和准确性。所述基准电流一般提供于一个基准电流获取电路，所述基准电流获取电路中一般包括有电流镜电路，而当电流镜电路内部的参考电压不稳定时，将影响到电流镜所输出的所述基准电流。因此，现有技术中存在着只读存储器中提供给灵敏放大器的基准电流不稳定的技术问题。
技术实现思路
本专利技术解决的技术问题是现有技术的只读存储器中提供给灵敏放大器的基准电流不稳定的问题。为解决上述技术问题，本专利技术实施例提供一种基准电流获取电路，包括：电流镜电路，适于根据参考电流输出基准电流，所述电流镜电路包括至少一个电流输入支路和至少一个电流输出支路，所述至少一个电流输入支路和所述至少一个电流输出支路在参考节点连接；开关电路，所述开关电路的第一端输入有所述参考电流，所述开关电路的第二端连接所述至少一个电流输入支路，所述开关电路的控制端输入有片选信号，所述片选信号控制所述参考电流流入所述至少一个电流输入支路；下拉电路，连接所述参考节点，适于为所述参考节点提供对地的放电通路；脉冲生成电路，适于根据所述片选信号产生控制所述下拉电路的控制脉冲信号，以控制所述放电通路在上电预设时间内由所述片选信号的边沿触发而导通，并控制所述放电通路在上电预设时间后始终保持关断。可选地，所述脉冲生成电路包括：第一脉冲生成单元，适于生成第一脉冲信号，所述第一脉冲信号在上电时为第一逻辑电平，并在上电预设时间后翻转为不同于所述第一逻辑电平的第二逻辑电平并保持不变；第二脉冲生成单元，适于对所述片选信号进行边沿检测以生成第二脉冲信号；逻辑单元，适于对所述第一脉冲信号与所述第二脉冲信号进行逻辑运算，以输出所述控制脉冲信号。可选地，所述第一脉冲生成单元包括：充电电路，具有充电节点，在上电时向所述充电节点充电，所述充电节点作为所述充电电路的输出端；锁存电路，适于对所述充电节点的电平进行锁存；逻辑电路，适于对所述锁存电路输出端输出的电平进行逻辑运算，以输出所述第一脉冲信号。可选地，所述充电电路包括：开关单元，所述开关单元的第一端连接电源，所述开关单元在上电时导通；第一电容，所述第一电容的第一端连接所述开关单元的第二端并连接所述充电节点，所述第一电容的第二端接地。可选地，所述开关单元包括第一NMOS晶体管，所述第一NMOS晶体管的栅极连接电源，所述第一NMOS晶体管的漏极和源极分别连接所述开关单元的第一端和第二端。可选地，所述锁存电路包括：第一反相器和第二反相器，其中，所述第一反相器的输出端连接所述第二反相器的输入端并连接所述充电节点，所述第一反相器的输入端连接所述第二反相器的输出端并作为所述锁存电路的输出端。可选地，所述第一脉冲生成单元还包括：第二电容，所述第二电容的第一端和第二端分别连接电源和所述锁存电路的输出端。可选地，所述逻辑电路包括奇数个级联的反相器。可选地，所述逻辑电路包括三个级联的反相器，分别为级联的第三反相器、第四反相器和第五反相器；所述第一脉冲生成单元还包括：第三电容，所述第三电容的第一端和第二端分别连接所述第三反相器的输出端和地。可选地，所述第二脉冲生成单元包括：第六反相器，输入有所述片选信号，输出第三脉冲信号；延迟电路，用于对所述第三脉冲信号进行延迟，以输出第四脉冲信号；与非门电路，所述与非门电路的第一输入端和第二输入端分别输入所述第三脉冲信号和第四脉冲信号，所述与非门电路的输出端输出所述第二脉冲信号；其中，所述延迟电路包括奇数个级联的反相器。可选地，所述逻辑单元包括或非门，所述或非门的第一输入端和第二输入端分别输入有所述第一脉冲信号和第二脉冲信号，所述或非门的输出端输出所述控制脉冲信号。可选地，还包括：参考电流源，适于为所述至少一个输入电流支路提供参考电流。为了解决以上所述的技术问题，本专利技术实施例还公开了一种只读存储器，包括以上所述的基准电流获取电路。此外，为了解决以上所述的技术问题，本专利技术实施例还公开了一种电子设备，包括以上所述的只读存储器。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术实施例在现有的基准电流获取电路基础上，引入了新的脉冲生成电路，并且，进一步而言，所述脉冲生成电路可以包括：第一脉冲生成单元、第二脉冲生成单元以及逻辑单元，其中，所述第一脉冲生成单元适于生成第一脉冲信号，所述第一脉冲信号在上电时为第一逻辑电平，并在上电预设时间后翻转为不同于所述第一逻辑电平的第二逻辑电平并保持不变，第二脉冲生成单元，适于对片选信号进行边沿检测以生成第二脉冲信号，逻辑单元，适于对第一脉冲信号与第二脉冲信号进行逻辑运算，以输出控制脉冲信号。因此，所述脉冲生成电路可根据片选信号产生控制本实施例中下拉电路的脉冲信号，以控制其放电通路在上电预设时间内由片选信号的边沿触发而导通，并控制其放电通路在上电预设时间后始终保持关断，使得本实施例中的下拉通路仅开启一次，而后不会受到片选信号的频繁触发而开启，以避免参考节点的电压持续的被逐渐拉低，以保证参考节点VREF的电压稳定性，根据电流镜电路的特性，使得本实施例输出的基准电流稳定，当所述基准电流作为灵敏放大器的基准电流使用时，可以保证包括本实施例基准电流获取电路的只读存储器的读数准确性。附图说明图1是现有的一种基准电流获取电路的电路图；图2是图1所示基准电流获取电路中时钟信号CLK、片选信号CEN以及所述参考节点A处的电压VREF的仿真波形图；图3是本专利技术实施例一种基准电流获取电路的示意性结构框图；图4是本专利技术实施例脉冲生成电路的示意性结构框图；图5是本专利技术实施例第一脉冲生成单元的电路图；图6是本专利技术实施例基准电流获取电路中若干脉冲信号的时序波形图。具体实施方式如
技术介绍
部分所述，在现有技术的只读存储器中，基准电流获取电路存在输出的基准电流不稳定的问题。本申请专利技术人对现有技术进行了分析。图1是现有的一种基准电流获取电路的电路图。如图1所示，现有的基准电流获取电路100可以包括：电流镜电路10，适于根据参考电流IREF1输出基准电流IREF2，所述电流镜电路10可以包括至少一个电流输入支路(图1中绘示出三个电流输入支路，分别由PMOS晶体管MP1、MP2以及MP3组成)和至少一个电流输出支路(图1中未示出)，所述至少一个电流输入支路和所述至少一个电流输出支路在参考节点A连接，所述参考节点的电压记为VREF；开关NMOS管MN1，所述开关NMOS管MN1源极输入有所述参考电流IREF1，所述开关NMOS管MN1的漏极连接所述至少一个电流输入支路，所述开关NMOS管MN1的栅极输入有片选信号CEN经反相器INV1反相后得到的信号CE，所述片选信号CEN控制本文档来自技高网...

【技术保护点】
一种基准电流获取电路，其特征在于，包括：电流镜电路，适于根据参考电流输出基准电流，所述电流镜电路包括至少一个电流输入支路和至少一个电流输出支路，所述至少一个电流输入支路和所述至少一个电流输出支路在参考节点连接；开关电路，所述开关电路的第一端输入有所述参考电流，所述开关电路的第二端连接所述至少一个电流输入支路，所述开关电路的控制端输入有片选信号，所述片选信号控制所述参考电流流入所述至少一个电流输入支路；下拉电路，连接所述参考节点，适于为所述参考节点提供对地的放电通路；脉冲生成电路，适于根据所述片选信号产生控制所述下拉电路的控制脉冲信号，以控制所述放电通路在上电预设时间内由所述片选信号的边沿触发而导通，并控制所述放电通路在上电预设时间后始终保持关断。

【技术特征摘要】
1.一种基准电流获取电路，其特征在于，包括：电流镜电路，适于根据参考电流输出基准电流，所述电流镜电路包括至少一个电流输入支路和至少一个电流输出支路，所述至少一个电流输入支路和所述至少一个电流输出支路在参考节点连接；开关电路，所述开关电路的第一端输入有所述参考电流，所述开关电路的第二端连接所述至少一个电流输入支路，所述开关电路的控制端输入有片选信号，所述片选信号控制所述参考电流流入所述至少一个电流输入支路；下拉电路，连接所述参考节点，适于为所述参考节点提供对地的放电通路；脉冲生成电路，适于根据所述片选信号产生控制所述下拉电路的控制脉冲信号，以控制所述放电通路在上电预设时间内由所述片选信号的边沿触发而导通，并控制所述放电通路在上电预设时间后始终保持关断。2.如权利要求1所述的基准电流获取电路，其特征在于，所述脉冲生成电路包括：第一脉冲生成单元，适于生成第一脉冲信号，所述第一脉冲信号在上电时为第一逻辑电平，并在上电预设时间后翻转为不同于所述第一逻辑电平的第二逻辑电平并保持不变；第二脉冲生成单元，适于对所述片选信号进行边沿检测以生成第二脉冲信号；逻辑单元，适于对所述第一脉冲信号与所述第二脉冲信号进行逻辑运算，以输出所述控制脉冲信号。3.如权利要求2所述的基准电流获取电路，其特征在于，所述第一脉冲生成单元包括：充电电路，具有充电节点，在上电时向所述充电节点充电，所述充电节点作为所述充电电路的输出端；锁存电路，适于对所述充电节点的电平进行锁存；逻辑电路，适于对所述锁存电路输出端输出的电平进行逻辑运算，以输出所述第一脉冲信号。4.如权利要求3所述的基准电流获取电路，其特征在于，所述充电电路包括：开关单元，所述开关单元的第一端连接电源，所述开关单元在上电时导通；第一电容，所述第一电容的第一端连接所述开关单元的第二端并连接所述充电节点，所述第一电容的第二端接地。5.如权利要求4所述的基准电流获取电路，其特征在于，所述开关单元包括第一NMOS晶体管...

【专利技术属性】
技术研发人员：侯海华，李智，姜敏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31