电压切换电路制造技术

一种电压切换电路，连接至一非易失性存储器的一存储器胞。在该非易失性存储器的一编程模式且该存储器胞为一选定存储器胞时，在二输出端皆提供一高电压。在该非易失性存储器的该编程模式且该存储器胞为一未选定存储器胞时，在二输出端提供一中间电压与一接地电压。在该非易失性存储器的一抹除模式且该存储器胞为该选定存储器胞时，在二输出端提供该高电压与该接地电压。在该非易失性存储器的该抹除模式且该存储器胞为该未选定存储器胞时，在二输出端提供该接地电压。在一读取模式时，在二输出端皆提供一读取电压。

Voltage switching circuit

A voltage switching circuit connected to a memory cell of a non-volatile memory. In the programming mode of the nonvolatile memory, and when the memory cell is a selected memory cell, a high voltage is provided at the two output. In the programming mode of the nonvolatile memory and the memory cell is an unselected memory cell, an intermediate voltage and a ground voltage are provided at the two output. When an erase mode of the nonvolatile memory and the memory cell is the selected memory cell, the high voltage and the ground voltage are provided at the two output. When this memory cell is the erase mode and the memory cell is the unselected memory cell, the ground voltage is supplied at the two output. In a read mode, a reading voltage is provided at the two output terminals.

【技术实现步骤摘要】
电压切换电路
本专利技术涉及一种切换电路，且特别涉及一种运用于非易失性存储器的电压切换电路。
技术介绍
众所周知，非易失性存储器可在电源消失之后，仍可保存数据，因此非易失性存储器已经广泛的运用于电子产品中。再者，非易失性存储器由多个存储器胞(memorycell，或称之为“记忆胞”)排列而成存储器胞阵列(memorycellarray)，而每个存储器胞中皆包含一浮动栅晶体管(floatinggatetransistor)。基本上，在编程模式(programmode)时，存储器胞阵列会接收一高电压(highvoltage)，使得选定存储器胞(selectedmemorycell)中浮动栅晶体管的浮动栅极(floatinggate)被注入(inject)热载子(hotcarrier)。同理，在抹除模式(erasemode)时，存储器胞阵列也会接收高电压(highvoltage)，用以退出(eject)选定存储器胞内浮动栅晶体管的浮动栅极所存储的热载子。由于在编程模式与抹除模式时，选定存储器胞皆需要接收高电压用来控制热载子的注入或者退出。因此，在非易失性存储器中需要有一电压切换电路(vol本文档来自技高网...

【技术保护点】
一种电压切换电路，连接至非易失性存储器的存储器胞，该电压切换电路包括：第一晶体管，源极连接至第一电压源，栅极连接至节点a1；第二晶体管，源极连接至该第一电压源，栅极连接至节点b1；第三晶体管，源极连接至该第一晶体管的漏极，栅极接收致能信号，漏极连接至节点a2；第四晶体管，源极连接至该第二晶体管的漏极，栅极接收该致能信号，漏极连接至节点b2；第五晶体管，源极连接至该节点a2，栅极连接至第二电压源，漏极连接至第一输出端；第六晶体管，源极连接至该节点b2，栅极连接至第三电压源，漏极连接至第二输出端；第七晶体管，源极连接至第四电压源，栅极连接至该第二输出端，漏极连接至该节点a2；第一控制电路，连接至该...

【技术特征摘要】
2016.01.19 US 62/280,6831.一种电压切换电路，连接至非易失性存储器的存储器胞，该电压切换电路包括：第一晶体管，源极连接至第一电压源，栅极连接至节点a1；第二晶体管，源极连接至该第一电压源，栅极连接至节点b1；第三晶体管，源极连接至该第一晶体管的漏极，栅极接收致能信号，漏极连接至节点a2；第四晶体管，源极连接至该第二晶体管的漏极，栅极接收该致能信号，漏极连接至节点b2；第五晶体管，源极连接至该节点a2，栅极连接至第二电压源，漏极连接至第一输出端；第六晶体管，源极连接至该节点b2，栅极连接至第三电压源，漏极连接至第二输出端；第七晶体管，源极连接至第四电压源，栅极连接至该第二输出端，漏极连接至该节点a2；第一控制电路，连接至该节点a1、该节点b1与该节点a2；以及第二控制电路，连接至该第一输出端与该第二输出端；其中，在该非易失性存储器的编程模式以及抹除模式时，该第一电压源提供高电压、该第二电压源提供中间电压或者接地电压、该第三电压源提供控制电压、且该第四电压源提供该中间电压；其中，在该非易失性存储器的读取模式时，该第一电压源、该第二电压源、该第三电压源提供逻辑高电平，该第四电压源提供该接地电压；其中，该高电压大于该中间电压，且该中间电压大于该逻辑高电平；以及该控制电压介于该高电压与该中间电压之间。2.如权利要求1所述的电压切换电路，其中该第一控制电路包括：第八晶体管，源极连接至偏压电压，栅极接收第一控制信号，漏极连接至该节点a1；第九晶体管，源极连接至该第一电压源，栅极接收第二控制信号，漏极连接至该节点a1；第十晶体管，源极连接至该偏压电压，栅极接收第三控制信号，漏极连接至该节点b1；以及第十一晶体管，源极连接至该节点a2，栅极接收第四控制信号，漏极连接至该节点b1；其中，该高电压大于该偏压电压。3.如权利要求2所述的电压切换电路，其中在该非易失性存储器的该编程模式且该存储器胞为选定存储器胞时，该第一晶体管与该第二晶体管接收该偏压电压并开启；该致能信号为致能电压，使得该第三晶体管与该第四晶体管接收该致能电压并开启；该第五晶体管接收该中间电压并开启，该第六晶体管接收该控制电压并开启；以及，该第二控制电路不动作，使得该第一输出端与该第二输出端输出该高电压；其中，该致能电压小于该高电压。4.如权利要求2所述的电压切换电路，其中在该非易失性存储器的该编程模式且该存储器胞为非选定存储器胞时，该第一晶体管与该第二晶体管接收该偏压电压并开启；该致能信号为禁能电压，使得该第三晶体管与该第四晶体管接收该禁能电压而不开启；该第五晶体管接收该接地电压并开启；该第六晶体管接收该控制电压而不开启；以及该第二控制电路提供逻辑低电平至该第二输出端；使得该第七晶体管开启，并提供该中电电压至该第一输出端；其中，该禁能电压小于等于该高电压。5.如权利要求2所述的电压切换电路，其中在该非易失性存储器的该抹除模式且该存储器胞为选定存储器胞时，该第一晶体管接收该高电压而不开启；该第二晶体管开启；该致能信号为致能电压，使得该第三晶体管与该第四晶体管接收该致能电压并开启；该第五晶体管接收该中间电压而不开启；该第六晶体管接收该控制电压并开启，使得该第二输出端输出该高电压；以及，该第二控制电路提供逻辑低电平至该第一输出端，使得该第一输出端输出该逻辑低电平；其中，该致能电压小于该高电压。6.如权利要求2所述的电压切换电路，其中在该非易失性存储器的该抹除模式且该存储器胞为非选定存储器胞时，该第一晶体管接收该高电压而不开启；该第二晶体管开启；该致能信号为禁能电压，使得该第三晶体管与该第四晶体管接收该禁能电压而不开启；该第五晶体管接收该中间电压而不开启；该第六晶体管接收该控制电压而不开启；以及，该第二控制电路提供逻辑低电平至该第一输出端与该第二输出端，使得该第一输出端与该第二输出端输出该逻辑低电平，且该第七晶体管开启；其中，该禁能电压小于等于该高电压。7.如权利要求2所述的电压切换电路，其中在该非易失性存储器的该读取模式时，该第一晶体管与该第二晶体管不开启；该致能信号为该逻辑高电平，使得该第三晶体管与该第四晶体管不开启；该第五晶体管与该第六晶体管接收该该逻辑高电平而不开启；以及，该第二控制电路提供读取电压至该第一输出端与该第二输出端，使得该第一输出端与该第二输出端输出该读取电压。8.如权利要求1所述的电压切换电路，其中该第二控制电路包括：第十二晶体管，漏极连接至该第一输出端，栅极接收该逻辑高电平，源极连接至节点a3；第十三晶体管，漏极连接至该第二输出端，栅极接收该逻辑高电平，源极连接至节点b3；第十四晶体管，漏极连接至该节点a3，栅极接收抹除信号，源...

【专利技术属性】
技术研发人员：柏正豪，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：中国台湾,71