非易失性存储器的基准电流的内置自微调制造技术

本发明专利技术公开了一种非易失性存储器的基准电流的内置自微调机制，通过该内置微调机制，产品的可靠性能够通过使用于访问非易失性存储器以及用于执行对基准电流的初始微调的基准电流的漂移最小化来提高。实施例通过以下操作来执行这些任务：使用模数转换器（330，530）来提供基准电流（Iref）的数字表示，然后将该数字表示与Iref的所存储的目标范围值比较，并且然后相应地调整Iref的源。对于由NVM基准位单元（310）生成的基准电流，编程或擦除脉冲被施加于基准单元，作为微调过程的一部分。对于由基于带隙的电路（510）生成的基准电流，比较结果能够被用来调整基准电流电路。另外，环境因素（例如，温度）能够被用来调整基准电流的测量值和目标范围值。

【技术实现步骤摘要】
非易失性存储器的基准电流的内置自微调
本公开内容一般地涉及非易失性存储器，并且更特别地，涉及在访问非易失性存储器中使用的基准电流的内置自微调机制。
技术介绍
非易失性存储器通常依靠基准电流（Iref）来区分存储单元存储的是值0（例如，小于Iref）还是值1（例如，大于Iref）。为了生成Iref，许多非易失性存储器的设计将非易失性存储器的位单元（bitcell）用作基准单元。为了确保非易失性存储器阵列的性能和可靠性，基准单元应当是稳定的，并且不随时间显著漂移。但是，像许多其他半导体器件一样，基准单元会遇到环境影响，以及数据保留错误和读取干扰错误。虽然基准单元在开始时通常由非易失性存储器的制造商来微调，但是没有用于在现场或由将非易失性存储器并入后续产品中的客户调整或重新微调基准单元的机制。此外，基准单元的初始微调是使用在非易失性存储器之外的或者在并入了非易失性存储器的封装之外的设备的耗时过程，并因此就资源和生产量降低而言是昂贵的。因此，所希望的是将内置自微调机制并入非易失性存储器的封装之内。此外，所希望的是这样的内置自微调机制可用来使在现场的基准漂移最小化，并且帮助基准单元的初始微调。附图说明通过参考附图，本领域技术人员可以更好地理解本专利技术，并且清楚本专利技术众多的目的、特征和优点。图1是可用于本专利技术的实施例的非易失性存储器的简化框图。图2是根据包括基于浮栅式位单元的基准的基准电路的实施例的基准位单元的控制栅电压-漏极电流图。图3是示出根据本专利技术的实施例的与包括基于浮栅式位单元的基准的基准电路关联的构件的实例的简化框图。图4是示出用于执行合并了浮栅式位单元的Iref电路的本专利技术的实施例的内置自微调操作的过程的简化流程图。图5是示出根据实施例本专利技术的与包括基于带隙的基准的基准电路关联的构件的实例的简化框图。图6是示出用于执行结合了基于带隙的Iref发生器的本专利技术的实施例的内置自微调操作的过程的简化流程图。在不同的附图中使用相同的参考符号来指示相同的项，除非另有说明。附图并不一定按比例绘制。具体实施方式本文公开了一种非易失性存储器的内置自微调机制，通过该机制，产品的可靠性能够通过使用于访问非易失性存储器的基准电流的漂移最小化来提高。如果基准电流受到干扰偏离了其工厂设定的状态，则内置自微调机制的实施例还能够刷新该基准电流。内置自微调机制的实施例还能够被用来执行基准电流的初始微调。内置自微调机制的实施例通过以下操作来执行这些任务：使用模数转换器来提供基准电流（Iref）的数字表示，然后将该数字表示与所存储的Iref的目标值比较，并且然后相应地调整Iref源。对于由非易失性存储器的基准单元生成的基准电流，能够将编程或擦除脉冲作为微调过程的一部分应用于基准单元。对于由基于带隙的电路生成的基准电流，能够将比较结果用来调整基准电流电路。另外，环境因素（例如，温度）能够被用来调整基准电流的测量值或基准电流的目标值中的一个或更多个。非易失性存储器使用基准电流来读出存储于非易失性存储器（NVM）阵列内的数据。基准电流被用来区分所存储的0和所存储的1。如果基准电流的值随着NVM器件的寿命的进程而改变，这会致使器件变得不可用，因为数据值无法被正确地读出。基准电流还受诸如温度和电压之类的环境因素所影响，或者电流变化能够促使基准电流漂移。另外，功率循环和极端的操作条件同样能够干扰基准电流的值。偶然原因（例如，基准单元的重新编程）以及不常见的自然原因（例如，宇宙辐射）同样能够影响基准电流。为了帮助确保NVM器件在NVM器件的寿命的整个过程中的持续可用性，所希望的是提供能够用以将基准电流调整为基准电流的初始已知值或其可接受的范围的机制。该调整或微调能够通过将基准电流的当前值与基准电流的已校准的初始值进行比较来执行，并且根据需要作出适当的调整。图1是可用于本专利技术的实施例的非易失性存储器101的简化框图。NVM101包括NVM单元的阵列103，以及用来访问阵列103的电路。NVM阵列103包括4个NVM单元105、107、109和111，这4个NVM单元被示例性地示出为浮栅式闪存单元。应当意识到，NVM阵列103能够包括另加的位单元或其他类型的NVM单元（例如，纳米晶体、分栅式闪存和基于氮化物的存储器）。行/栅电压控制电路117被提供用于生成被提供给行解码器115和存储器控制器113的栅电压（Vg）。行解码器115在存储操作期间选择性地给字线WL0和WL1提供栅电压。字线与NVM阵列103的存储单元的栅极耦接。NVM101还包括具有与用于读取NVM阵列103的单元的位线BL0和BL1耦接的读出放大器的列解码器和读出放大器（CD/SA）电路121。在存储操作期间，漏极电压控制电路125给位线BL0和BL1供应漏极电压（Vdrain）。另外，基准电路123还给在用于读出/感测出位单元105、107、109和111的逻辑状态的CD/SA电路121中的基准读出放大器供应可变的基准电流（Iref）。在NVM技术的一个实例中，位单元的读出放大器输出在位单元的漏极电流小于基准电流时是逻辑状态0（非导通），而在位单元漏极电流高于基准电流时是逻辑状态1（导通）。CD/SA电路121输出从数据线上的单元中读出的数据。基准电路123能够采取根据本专利技术的实施例的为微调配置的各种形式。在一个实施例中，基准电路123包括基于浮栅式位单元的基准。基于浮栅式位单元的基准可以是在NVM阵列103中的位单元，但是受到保护以免被编程。在NVM阵列中的基准单元将会具有与NVM阵列中的其他位单元相同的特性，并且将经受到与NVM阵列中的其他位单元相同的环境条件。在可用于本专利技术的实施例的NVM101的另一个实施例中，基准电路123包括基于带隙的基准，该基准电路123是用于模拟基于位单元的基准的输出电流行为的可数字化微调的基准电流电路。对基于带隙的基准的微调调整控制寄存器来执行。基于带隙的基准的优点是：该基准的操作漂移通常小于基于浮栅式位单元的基准的操作漂移。存储器控制器113控制着在读取、写入和测试操作期间的NVM阵列103的存储操作。存储器控制器113与行/栅电压控制117、基准电路123、漏极电压控制125及源控制127耦接，以便在存储和测试操作期间控制由这些电路提供给NVM阵列103的电压和电流值。存储器控制器113还在存储和测试操作期间为行解码器115和CD/SA121的操作提供控制信息。在此类操作期间，存储器控制器113包括用于接收来自处理器或外部测试器150的地址、数据和控制信息的地址线、数据线和控制线。处理器150能够位于与NVM101相同的集成电路上或者位于与之不同的集成电路上。图2是根据结合了基于浮栅式位单元的基准的基准电路123的实施例的基准位单元、已擦除位单元和已编程位单元的控制栅电压-漏极电流图。在校准时，在基准位单元的控制栅上的读出电压（Vread）造成在基准位单元（Id）的漏极处的基准电流（Iref）。如同以上所讨论的，该已校准的基准电流被用来确定在NVM阵列103中的位单元的状态（例如，已编程或已擦除）。如果基准位单元在如同在曲线230（“低”）和曲线240（“高”）之间所示出的预定的可接受的性能范围之内操作，则在具体的Vread下产生的Ir本文档来自技高网...

【技术保护点】
一种方法，包括：将非易失性存储器（NVM）的基准电流转换为NVM基准电流的数字值，其中所述转换通过与所述NVM基准电流的发生器耦接的模数转换器（ADC）来执行；将所述NVM基准电流的数字值与目标值的范围比较；如果所述NVM基准电流的数字值处于所述目标值的范围之外，则调整所述NVM基准电流的发生器以产生所调整的NVM基准电流，其中与所调整的NVM基准电流关联的所调整的NVM基准电流的数字值处于所述目标值的范围之内；以及其中所述转换、比较和调整由包括NVM的片上系统的构件执行。

【技术特征摘要】
2011.10.31 US 13/286,1751.一种非易失性存储器系统，包括：非易失性存储器(NVM)阵列；配置用于生成用来访问所述NVM阵列的NVM基准电流的NVM基准电流的发生器；模数转换器(ADC)，与所述NVM基准电流的发生器耦接，并且被配置用于将所述NVM基准电流转换成NVM基准电流的数字值；比较器，与所述ADC耦接，并且被配置用于将所述NVM基准电流的数字值与目标值比较；以及微调逻辑块，与所述比较器耦接，并且被配置用于给所述NVM基准电流的发生器提供控制信号以在所述NVM基准电流的数字值处于所述目标值的范围之外时产生所调整的NVM基准电流，其中所调整的NVM基准电流的数字值处于所述目标值的范围之内；一个或更多个寄存器，与所述比较器耦接，存储所述目标值的范围的下限和所述目标值的范围的上限；温度传感器，与所述ADC和所述一个或更多个寄存器中的一个或更多个耦接，并且被配置用于给所述ADC和所述寄存器中的所述一个或更多个提供温度数据；所述ADC还被配置用于在需要时响应于所述温度数据来调整所述NVM基准电流的数字值；并且所述一个或更多个寄存器还被配置用于在需要时响应于所述温度数据来调整所述目标值的范围的下限和所述目标值的范围的上限。2.根据权利要求1所述的非易失性存储器系统，还包括：NVM编程/擦除控制器，与所述微调逻辑块和所述NVM基准电流的发生器耦接，并且被配置用于接收来自所述微调逻辑块的所述控制信号，如果所述控制信号包括所述NVM基准电流的数字值低于所述目标值的范围的下限的标记，则响应于所述控制信号给所述NVM基准电流的发生器提供擦除脉冲，并且如果所述控...

【专利技术属性】
技术研发人员：何晨，理查德·K·埃谷奇，王艳卓，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：