静态随机存取存储器的合并内建自我测试方法技术

一种静态随机存取存储器的合并内建自我测试方法，适用于测试一静态随机存取存储器模块，并包括以下步骤。将静态随机存取存储器模块中属于第一类型的多个第一类静态随机存取存储器组成具有第一内建自我测试群组，其中第一类静态随机存取存储器的尺寸不完全相同。另外，选择性遮住第一内建自我测试群组中的一或多个静态随机存取存储器比特。在第一内建自我测试群组内，利用内建自我测试逻辑电路逐次测试第一类静态随机存取存储器，但不测试已遮住的一或多个静态随机存取存储器比特。

【技术实现步骤摘要】

本专利技术是有关于一种集成电路的合并式内建自我测试方法，且特别是有关于适用在芯片中静态随机存取存储器模块上进行的一种。
技术介绍
静态随机存取存储器(StaticRandom Access Memory, SRAM,以下以 SRAM 简称)，相较于动态随机存取存储器(Dynamic Random Access Memory, DRAM),在保持通电的情况下静态随机存取存储器可持续性地保持储存的信息。一般而言，设置在芯片内部中的SRAM模块会额外增加一或多组内建自我测试逻辑电路(Build-1n Self-Test Logic，简称BIST逻辑电路)，用来比对写入至SRAM模块的资料和由SRAM模块读取的资料是否相符，并据此测试SRAM的功能的正确性。在SRAM模块中增加的BIST逻辑电路会使芯片面积增大，所增加的面积视SRAM模块的大小及应用而定，一般而言BIST逻辑电路占了 SRAM模块总面积的10%左右。图1为现有技术的一种内建自我测试逻辑电路与静态随机存取存储器模块的关系示意图。请参照图1，一般而言，芯片内部中的SRAM模块10的多个SRAM会被分成多个BIST测试群组，其中每个BIST测试群组皆包括一个BIST逻辑电路。SRAM模块10中的多个SRAM的尺寸(size)及种类(type)为相同者通常可被分在同一测试模块中，例如图1中的多个SRAM被分为测试群组100与测试群组110，测试群组100与测试群组110分别包括相同尺寸及相同类型的SRAM。测试群组100包括相同尺寸及相同类型的SRAM 102、103和104，而测试群组110包括相同类型，但与测试群组110的SRAM尺寸不同的SRAMl 12及113。另外，测试群组IOOUlO分别包括BIST逻辑电路101、111。当芯片所需的SRAM增加时，通常需要更多BIST逻辑电路。另外，增加BIST逻辑电路除了造成芯片面积增大之外，亦会占用更多芯片的引脚，而引脚在芯片中为重要的资源，所以现有技术的内建自我测试方法会造成在设计芯片时的许多限制，或增加芯片的整体成本。因此，如何更有效的配置内建自我测试逻辑电路，确实为当前所属领域的重要课题。
技术实现思路
本专利技术提供一种，可将相同类型但不同尺寸的静态随机存取存储器组成一个内建自我测试群组，并可由芯片设计人员选定在内建自我测试群组中不须测试的存储器比特的位置，据此可减少的静态随机存取存储器模块在芯片中所占面积及所需引脚的数量，并增加设计及配置的灵活性。本专利技术提供一种，适用于测试一静态随机存取存储器模块，并包括以下步骤。首先，将静态随机存取存储器模块中属于第一类型的多个第一类静态随机存取存储器组成第一内建自我测试群组，其中第一类静态随机存取存储器的尺寸不完全相同。另外，选择性遮住第一内建自我测试群组中的一或多个静态随机存取存储器比特。此外，在第一内建自我测试群组内，利用内建自我测试逻辑电路逐次测试第一类静态随机存取存储器，但不测试已遮住的一或多个静态随机存取存储器比特。本专利技术亦提供一种，适用于测试一静态随机存取存储器模块，并包括以下步骤。首先，分别将静态随机存取存储器模块中属于相同类型的多个静态随机存取存储器组成一或多个内建自我测试群组。另外，分别遮住前述一或多个内建自我测试群组的一或多个静态随机存取存储器比特。然后，利用内建自我测试逻辑电路，分别在前述一或多个内建自我测试群组中逐次测试静态随机存取存储器，但不测试已遮住的一或多个静态随机存取存储器比特。基于上述，根据本专利技术的示范实施例，提出。将相同类型但不同尺寸的静态随机存取存储器组成一个内建测试群组，并可由芯片设计人员选定在各内建自我测试群组中不须测试的存储器比特，据此可减少整体芯片面积及所需引脚的数量，并实现弹性地安排存储器为内建自我测试群组。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中图1为绘示现有技术的一种内建自我测试逻辑电路与静态随机存取存储器模块的关系不意图。图2为根据本专利技术一实施例所绘示的一种的流程图。图3为根据本专利技术一实施例所绘示的另一种的流程图。图4为根据本专利技术一实施例所绘示的一种内建自我测试逻辑电路与静态随机存取存储器的关系不意图。图5为根据本专利技术一实施例所绘示的空缺比特与静态随机存取存储器的局部放大示意图。图6为根据本专利技术一实施例所绘示的一种内建自我测试逻辑电路与静态随机存取存储器的关系不意图。主要元件符号说明10、40、60 :静态随机存取存储器模块100、110、400、410、600、610 :内建自我测试群组101、111、401、411、601、611 :内建自我测试逻辑电路102 104、112 113、4011 4016、4111 4115、6011 4017、6111 6115 :静态随机存取存储器402、412、602、612 :逻辑寻址范围4017 4018、4116、6018 6019,6116 6117 :空缺比特S201 S203、S301 S303 :步骤具体实施方式图2为根据本专利技术一实施例所绘示的一种的流程图。请参照图2，在步骤S201中，将静态随机存取存储器模块中属于第一类型的多个第一类静态随机存取存储器组成一第一内建自我测试群组(BIST group)。在第一内建自我测试群组中的第一类静态随机存取存储器的尺寸不尽相同。因此在所组成的第一内建自我测试群组中，除了这些第一类静态随机存取存储器，尚有空缺比特(black bits)存在。举例以更清楚说明上述步骤S201的
技术实现思路
。在一示范例中，可以将尺寸不完全相同的多个第一类静态随机存取存储器组成一内建自我测试群组。在此内建自我测试群组中，在芯片上组成一个逻辑位置(地址)为0000000 07FFFFF的逻辑寻址范围，并分别将实体位置相邻近的第一类静态随机存取存储器，配置在上述逻辑寻址范围内，以组成如图4或图6所示的内建自我测试群组。在上述逻辑寻址范围内，有部分存储器比特(Bits)的空间分别被第一类静态随机存取存储器填满，但其余部分存储器比特的空间不被填满。在步骤S202中，芯片设计人员可以选择性遮住(mask)第一内建自我测试群组中的一或多个静态随机存取存储器比特。举例说明，在第一内建自我测试群组中被遮住的一或多个静态随机存取存储器比特可为空缺比特，也可由芯片设计人员选取不须进行测试的存储器比特。在步骤S203中，在第一内建自我测试群组内利用一个内建自我测试逻辑电路(BIST逻辑电路)逐次测试第一类静态随机存取存储器，但不测试在第一内建自我测试群组中已遮住的一或多个静态随机存取存储器比特。图3为根据本专利技术一实施例所绘示的另一种流程图。请参照图3，在步骤S301中，分别将一个静态随机存取存储器模块中属于相同类型的多个静态随机存取存储器组成一或多个内建自我测试群组。在步骤S302中，分别遮住前述一或多个测试群组的一或多个静态随机存取存储器比特。在步骤S303中，利用一个BIST逻辑电路，分别在前述一或多个内建自我测试群组中，逐次测试各内建自我测试群组的静态随机存取存储器，但不测试前述已遮住的一或多个静态随机存取存储器比特。上述两个实施例的主要差异在于，在图1的实本文档来自技高网...

【技术保护点】
一种静态随机存取存储器的合并内建自我测试方法，适用于测试一静态随机存取存储器模块，包括：将该静态随机存取存储器模块中属于一第一类型的多个第一类静态随机存取存储器组成一第一内建自我测试群组，其中这些第一类静态随机存取存储器的尺寸不完全相同；选择性遮住该第一内建自我测试群组中的至少一静态随机存取存储器比特；以及在该第一内建自我测试群组内，利用一内建自我测试逻辑电路逐次测试这些第一类静态随机存取存储器，但不测试已遮住的该至少一静态随机存取存储器比特。

【技术特征摘要】
1.一种静态随机存取存储器的合并内建自我测试方法，适用于测试一静态随机存取存储器模块，包括:将该静态随机存取存储器模块中属于一第一类型的多个第一类静态随机存取存储器组成一第一内建自我测试群组，其中这些第一类静态随机存取存储器的尺寸不完全相同；选择性遮住该第一内建自我测试群组中的至少一静态随机存取存储器比特；以及在该第一内建自我测试群组内，利用一内建自我测试逻辑电路逐次测试这些第一类静态随机存取存储器，但不测试已遮住的该至少一静态随机存取存储器比特。2.如权利要求1所述的静态随机存取存储器的合并内建自我测试方法，更包括:将该静态随机存取存储器模块中属于一第二类型的多个第二类静态随机存取存储器组成一第二内建自我测试群组；以及在该第二内建自我测试群组内，利用该内建自我测试逻辑电路逐次测试这些第二类静态随机存取存储器。3.如权利要求1所述的静态随机存取存储器的合并内建自我测试方法，其特征在于，逐次测试这些第一类静态随机存取存储器的步骤包括:(a)逐次从这些第一类静态随机存取存储器中的一第一静态随机存取存储器的一起始地址进行测试至该第一记静态随机存取存储器的一结束地址；(b)当测试至该第一静态随机存取存储器的该结束地址时，移至安排在该第一静态随机存取存储器之后的一第二静态随机存取存储器，并重复前述步骤(a);以及重复前述步骤(a)与步骤(b)，直到所有这些第一类静态随机存取存储器皆被测试过。4.如权利要求1 所述的静态随机存取存储器的合并内建自我测试方法，其特征在于，该第一类型是一单接口类型或一双接口类型。5.如权利要求1所述的静态随机存取存储器的合并内建自我测试方法，其特征在于，该选择性遮住该至少一静态随机存取存储器比特的...

【专利技术属性】
技术研发人员：高劲松，王津福，
申请(专利权)人：珠海扬智电子科技有限公司，
类型：发明
国别省市：