静态随机存取存储器的合并内建自我测试方法技术

一种静态随机存取存储器的合并内建自我测试方法，适用于测试一静态随机存取存储器模块，并包括以下步骤。将静态随机存取存储器模块中属于第一类型的多个第一类静态随机存取存储器组成具有第一内建自我测试群组，其中第一类静态随机存取存储器的尺寸不完全相同。另外，选择性遮住第一内建自我测试群组中的一或多个静态随机存取存储器比特。在第一内建自我测试群组内，利用内建自我测试逻辑电路逐次测试第一类静态随机存取存储器，但不测试已遮住的一或多个静态随机存取存储器比特。

【技术实现步骤摘要】

本专利技术是有关于一种集成电路的合并式内建自我测试方法，且特别是有关于适用在芯片中静态随机存取存储器模块上进行的一种。
技术介绍
静态随机存取存储器(StaticRandom Access Memory, SRAM,以下以 SRAM 简称)，相较于动态随机存取存储器(Dynamic Random Access Memory, DRAM),在保持通电的情况下静态随机存取存储器可持续性地保持储存的信息。一般而言，设置在芯片内部中的SRAM模块会额外增加一或多组内建自我测试逻辑电路(Build-1n Self-Test Logic，简称BIST逻辑电路)，用来比对写入至SRAM模块的资料和由SRAM模块读取的资料是否相符，并据此测试SRAM的功能的正确性。在SRAM模块中增加的BIST逻辑电路会使芯片面积增大，所增加的面积视SRAM模块的大小及应用而定，一般而言BIST逻辑电路占了 SRAM模块总面积的10%左右。图1为现有技术的一种内建自我测试逻辑电路与静态随机存取存储器模块的关系示意图。请参照图1，一般而言，芯片内部中的SRAM模块10的多个SRAM会被分成多个BIST测试群组，其中本文档来自技高网...

【技术保护点】
一种静态随机存取存储器的合并内建自我测试方法，适用于测试一静态随机存取存储器模块，包括：将该静态随机存取存储器模块中属于一第一类型的多个第一类静态随机存取存储器组成一第一内建自我测试群组，其中这些第一类静态随机存取存储器的尺寸不完全相同；选择性遮住该第一内建自我测试群组中的至少一静态随机存取存储器比特；以及在该第一内建自我测试群组内，利用一内建自我测试逻辑电路逐次测试这些第一类静态随机存取存储器，但不测试已遮住的该至少一静态随机存取存储器比特。

【技术特征摘要】
1.一种静态随机存取存储器的合并内建自我测试方法，适用于测试一静态随机存取存储器模块，包括:将该静态随机存取存储器模块中属于一第一类型的多个第一类静态随机存取存储器组成一第一内建自我测试群组，其中这些第一类静态随机存取存储器的尺寸不完全相同；选择性遮住该第一内建自我测试群组中的至少一静态随机存取存储器比特；以及在该第一内建自我测试群组内，利用一内建自我测试逻辑电路逐次测试这些第一类静态随机存取存储器，但不测试已遮住的该至少一静态随机存取存储器比特。2.如权利要求1所述的静态随机存取存储器的合并内建自我测试方法，更包括:将该静态随机存取存储器模块中属于一第二类型的多个第二类静态随机存取存储器组成一第二内建自我测试群组；以及在该第二内建自我测试群组内，利用该内建自我测试逻辑电路逐次测试这些第二类静态随机存取存储器。3.如权利要求1所述的静态随机存取存储器的合并内建自我测试方法，其特征在于，逐次测试这些第一类静态随机存取存储器的步骤包括:(a)逐次从这些第一类静态随机存取存储器中的一第一静态随机存取存储器的一起始地址进行测试至该第一记静态随机存取存储器的一结束地址；(b)当测试至该第一静态随机存取存储器的该结束地址时，移至安排在该第一静态随机存取存储器之后的一第二静态随机存取存储器，并重复前述步骤(a);以及重复前述步骤(a)与步骤(b)，直到所有这些第一类静态随机存取存储器皆被测试过。4.如权利要求1 所述的静态随机存取存储器的合并内建自我测试方法，其特征在于，该第一类型是一单接口类型或一双接口类型。5.如权利要求1所述的静态随机存取存储器的合并内建自我测试方法，其特征在于，该选择性遮住该至少一静态随机存取存储器比特的...

【专利技术属性】
技术研发人员：高劲松，王津福，
申请(专利权)人：珠海扬智电子科技有限公司，
类型：发明
国别省市：