一种适用于静态随机存储器的冗余容错内建自修复方法技术

本发明专利技术提供一种适用于静态随机存储器的冗余容错内建自修复方法，该方法对传统的内建自修复算法提出了改进，加入了冗余测试模块和失效冗余地址屏蔽模块，解决了传统内建自修复算法在冗余地址失效时，无法正确修复的缺陷。冗余测试模块先对冗余地址测试，如果被测试的冗余地址失效，则将其失效标志位置为1，默认为0。待冗余测试结束时，每一个冗余地址都得到它的失效标志位。此时失效冗余地址屏蔽模块工作，对冗余地址进行分析，如果该冗余地址失效标志位为0，则将该冗余地址存入有效冗余地址寄存器内，否则，将其屏蔽掉，不存入。经过对失效的冗余地址屏蔽后，就可以保证自修复地址替换时，每一个被替换的冗余地址都是有效的。

【技术实现步骤摘要】

本专利技术涉及存储器的内建自修复算法领域，特别涉及。
技术介绍
嵌入式静态随机存储器(SRAM)由于其高速性能而被广泛用于SOC中。根据国际半导体技术蓝图(ITRS)预测，SOC系统中嵌入式SRAM所占面积比例将不断变大，到2014年将提升到94%。由于工艺缺陷等原因，导致S R AM的良率降低。S R AM内建自修复(BISR)是一种有效的修复方法。BISR的自修复功能，是通过将SRAM的一部分主地址作为冗余地址使用，当主地址失效时，BISR使用冗余地址替 换失效地址来实现的。传统的BI SR直接对主地址进行测试，如果主地址发生失效，即通过冗余地址替换来达到修复的目的。然而，当冗余本身出现失效时，通过将常规的发生错误的地址用冗余地址替换，并不能修复失效，因为被替换的冗余地址，仍然是失效的。因此，传统的内建自修复算法存在缺陷，对S R A M的良率提升是有限的。因此，设计一种对冗余具有容错功能的内建自修复算法，对提高嵌入式SRAM的良率，是十分有意义的。
技术实现思路
本专利技术的目的在于提出，以解决上述技术问题。本专利技术方法对传统的内建自修复算法提出了改进，加入了冗余测试模块和失效冗余地址屏蔽模块，解决了传统内建自修复算法在冗余地址失效时，无法正确修复的缺陷。为了实现上述目的，本专利技术采用如下技术方案:—种适用于静态随机存储器的冗余容错内建自修复方法，包括以下步骤:I)、首先，进行复位操作，对SRAM内建自修复算法中所有的寄存器初始化；2)、进入冗余测试，对SRAM冗余地址执行March C-算法；获取冗余地址失效标志位。3 )、分析冗余地址的失效标志位，屏蔽失效的冗余地址，存储有效的冗余地址。本专利技术进一步的改进在于:4)、进行主测试，对SRAM主地址执行March C-算法；在主测试中，存储检测到的失效主地址，并计数；没有失效，则结束测试；有失效，并且溢出，则结束测试；有失效，但没有溢出，则进入修复和测试；5)、在修复和测试中，用有效冗余地址替换失效主地址，再次对主地址执行一次March C-算法；如果有错误，则提示有错误，测试结束；如果没有错误，则提示没有错误，测试结束。本专利技术进一步的改进在于:步骤2)具体包括以下步骤:对SRAM冗余地址执行March C-算法，对每个冗余地址进行测试，根据测试结果判断其是否失效，如果失效，则将该地址的失效标志位置为1，否则置为O ;然后，判断March C-算法是否结束，如果结束，则冗余测试结束，否则，跳转到下一个地址，对下一个地址进行测试，直到March C-算法结束。本专利技术进一步的改进在于:步骤3)具体包括以下步骤:判断当前冗余地址是否小于冗余地址深度，如果不小于，则将失效冗余地址屏蔽完成标志位置1，失效冗余地址屏蔽结束；否则，将失效冗余地址屏蔽完成标志位置0，并检测该冗余地址失效标志位是否为0，如果是0，则将该冗余地址存入有效冗余地址寄存器中，有效冗余地址索引号i加I,冗余地址加I ;如果该冗余地址失效标志位为1，则冗余地址直接加I ;无论当前冗余地址是否失效，都进入对下一个冗余地址的分析，直到对所有的冗余地址分析完成后，结束。本专利技术进一步的改进在于:步骤3)中对冗余地址进行分析，如果该冗余地址失效标志位为0，则将该冗余地址存入有效冗余地址寄存器内，否则，将其屏蔽掉，不存入。相对于现有技术，本专利技术具有以下优点:本专利技术提供，该方法对传统的内建自修复算法提出了改进，加入了冗余测试模块和失效冗余地址屏蔽模块，解决了传统内建自修复算法在冗余地址失效时，无法正确修复的缺陷。冗余测试模块先对冗余地址测试，如果被测试的冗余地址失效，则将其失效标志位置为1，默认为O。待冗余测试结束时，每一个冗余地址都得到它的失效标志位。此时失效冗余地址屏蔽模块工作，对冗余地址进行分析，如果该冗余地址失效标志位为0，则将该冗余地址存入有效冗余地址寄存器内，否则，将其屏蔽掉，不存入。经过对失效的冗余地址屏蔽后，就可以保证自修复地址替换时，每一个被替换的冗余地址都是有效的。附图说明图1为根据本专利技术实施的一个冗余容错内建自修复方法的实例流程图。`图2为冗余测试的流程图。图3为失效冗余地址屏蔽的流程图。图4为所示实例的硬件实现的框图。图5为所示实例的硬件实现的有限自由状态机。具体实施方式下面结合附图对本专利技术的实施方式做进一步描述。请参阅图1所示，图1为根据本专利技术实施的一个冗余容错内建自修复方法实例。本专利技术方法包括以下步骤:I)、首先，进行复位操作，对SRAM内建自修复算法中所有的寄存器初始化；2)、然后，进入冗余测试，冗余测试模块对SRAM冗余地址执行March C-算法。在冗余测试中，获取冗余地址失效标志位。3)、然后，进入失效冗余地址屏蔽，失效冗余地址屏蔽模块通过分析冗余地址的失效标志位，屏蔽失效的冗余地址，存储有效的冗余地址。4)、然后，进入主测试，主测试模块对SRAM主地址执行March C-算法。在主测试中，存储检测到的失效主地址，并计数。没有失效，则结束测试。有失效，并且溢出，则结束测试。有失效，但没有溢出，则进入修复和测试。5)、在修复和测试中，修复与测试模块用有效冗余地址替换失效主地址，再次对主地址执行一次March C-算法。如果有错误，则提示有错误，测试结束。如果没有错误，则提示没有错误，测试结束。请参阅图2所示，图2为冗余测试的流程图。具体步骤如下首先，进行复位操作，对所有的寄存器初始化，算法开始。然后，对SRAM冗余地址执行MarchC-算法，对每个冗余地址进行测试，根据测试结果判断其是否失效，如果失效，则将该地址的失效标志位置为1，否则置为O。然后，判断March C-算法是否结束，如果结束，则冗余测试结束，否则，跳转到下一个地址，对下一个地址进行测试，直到March C-算法结束。当冗余测试结束时，每一位冗余地址都得到一位的标志位，为下一步失效冗余地址屏蔽做好准备。请参阅图3所示，图3为失效冗余地址屏蔽的流程图。具体步骤如下，首先，进行复位操作，对所有的寄存器初始化，算法开始。然后，判断当前冗余地址是否小于冗余地址深度，如果不小于，则将失效冗余地址屏蔽完成标志位置1，失效冗余地址屏蔽结束；否则，将失效冗余地址屏蔽完成标志位置0，并检测该冗余地址失效标志位是否为0，如果是0，则将该冗余地址存入有效冗余地址寄存器中，有效冗余地址索引号i (复位时为O)加1，冗余地址(复位时为O)加I ;如果该冗余地址失效标志位为I,则冗余地址直接加I。无论当前冗余地址是否失效，都进入对下一个冗余地址的分析，直到对所有的冗余地址分析完成后，结束。请参阅图4所示，图4为所示实例的硬件实现的框图。图中BISR表示冗余容错内建自修复方法的硬件，SRAM表示待测静态随机存储器。箭头方向表示数据流向。BISR由冗余测试、失效冗余地址屏蔽、主测试、有限自由状态机，内建地址分析和3选I选择器组成。BISR的输入信号包括测试信号test_h、复位信号rst_l、修复信号bisr_h、时钟信号elk、SRAM原始片选信号cen_0、原始写使能信号wen_0、原始地址信号a_0、原始写数据d_0、读数据Q ;输出信号包括测试完成信号test_done、溢出信号over_h、失效信号fail_h、SRAM片选信本文档来自技高网...

【技术保护点】
一种适用于静态随机存储器的冗余容错内建自修复方法，其特征在于，包括以下步骤：1）、首先，进行复位操作，对SRAM内建自修复算法中所有的寄存器初始化；2）、进入冗余测试，对SRAM冗余地址执行March?C?算法；获取冗余地址失效标志位；3）、分析冗余地址的失效标志位，屏蔽失效的冗余地址，存储有效的冗余地址。

【技术特征摘要】
1.一种适用于静态随机存储器的冗余容错内建自修复方法，其特征在于，包括以下步骤: 1)、首先，进行复位操作，对SRAM内建自修复算法中所有的寄存器初始化； 2)、进入冗余测试，对SRAM冗余地址执行MarchC-算法；获取冗余地址失效标志位； 3)、分析冗余地址的失效标志位，屏蔽失效的冗余地址，存储有效的冗余地址。2.如权利要求1所述的一种适用于静态随机存储器的冗余容错内建自修复方法，其特征在于，所述方法还包括以下步骤: 4)、进行主测试，对SRAM主地址执行MarchC-算法；在主测试中，存储检测到的失效主地址，并计数；没有失效，则结束测试；有失效，并且溢出，则结束测试；有失效，但没有溢出，则进入修复和测试； 5)、在修复和测试中，用有效冗余地址替换失效主地址,再次对主地址执行一次MarchC-算法；如果有错误，则提示有错误，测试结束；如果没有错误，则提示没有错误，测试结束。3.如权利要求1所述的一种适用于静态随机存储器的冗余容错内建自修复方法，其特征在于，步骤2)具体包括以下步骤:对SRAM冗余地址执行MarchC-算法，对每个冗余地址进行测...

【专利技术属性】
技术研发人员：熊保玉，拜福君，
申请(专利权)人：西安华芯半导体有限公司，
类型：发明
国别省市：