基于宽I/O DRAM的2.5D/3D系统芯片的DRAM修复架构技术方案

本发明专利技术涉及基于宽I/O?DRAM的2.5D/3D系统芯片的DRAM修复架构。2.5D或3D修复架构包括逻辑管芯和存储器管芯。在2.5D架构中，逻辑管芯和存储器管芯安装在中介层上。在3D架构中，存储器管芯安装在逻辑管芯上。逻辑具有被处理器测试外壳包裹的控制逻辑。处理器测试外壳启动控制逻辑的测试部件。控制逻辑进一步包括宽输入/输出控制器、内置修复分析器(BIRA)以及修复控制器。利用修复架构的方法提供了修复存储器设备的故障列和行的步骤。

【技术实现步骤摘要】

本公开总体上涉及电子电路领域。具体地，本公开包括2. 5D/3D系统芯片中动态随机存取存储器(DRAM)的修复过程和架构。
技术介绍
传统的二维(2D)电脑芯片、处理器和随机存取存储器(RAM)设置在同一个平面内且通过封装衬底相互连接。·但是，随着电子工业的演变，如今已经推出第三维-宽输入/输出DRAM并通过中介层(2.5D)将其连接在处理器(3D)的顶部或靠近处理器。因此，第三维的放置方法降低了两个零件间的互连电容。
技术实现思路
在一个实施例中，设备包括宽幅输入/输出控制器、内置修复分析器(BIRA)和修复控制器。宽幅输入/输出控制器通过物理层与DRAM通信。内置修复分析器收集来自宽幅输入/输出控制器的通讯故障数据并分析该故障数据以确定DRAM通道中DRAM的故障列和行。修复控制器生成修复DRAM的故障列和行的指令。该设备进一步包括修复定序器，用于按顺序排列所生成的修复指令。该设备进一步包括通用输入/输出(GPIO)管脚，被配置成接收来自修复控制器的修复指令。其中，修复控制器是eFUSE修复控制器，修复定序器是eFUSE修复定序器。该设备进一步包括控制逻辑，被配置为片上系统(SOC本文档来自技高网...

【技术保护点】
一种设备，包括：宽输入/输出控制器，被配置成通过物理层与动态随机存取存储器(DRAM)通道进行通信；内置修复分析器(BIRA)，被配置成收集来自所述宽输入/输出控制器的通信故障数据，并且进一步被配置成分析所述故障数据以确定所述DRAM通道中的动态随机存取存储器的故障列和行；以及修复控制器，被配置成生成修复所述动态随机存取存储器的故障列和行的指令。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：桑迪·库马·戈埃尔，黄智强，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：