快速设置低压降调节器制造技术

描述了用于减小电压调节器的稳定时间的方法和系统。在有些情况下，可以通过检测到电压调节器从待机模式转换到有源模式和在电流升高阶段期间从电压调节器的输出提取附加电流，来减小电压调节器的稳定时间。电流升高阶段可以对应于电流升高脉冲，该电流升高脉冲当从控制器接收到使能信号时启动，且然后当电压调节器的输出电压在期望调节电压的第一电压内时或者已经超出期望调节电压第二电压(例如，已经超出期望调节电压150mV)时结束。

【技术实现步骤摘要】
快速设置低压降调节器
技术介绍
半导体存储器广泛地用于各种电子装置，例如蜂窝电话、数码相机、个人数字助理、医疗电子设备、移动计算装置和非移动计算装置。半导体存储器可以包括非易失性存储器或者易失性存储器。非易失性存储器允许即使非易失性存储器未连接到电源(例如，电池)也存储和保持信息。非易失性存储器的实例包括闪存存储器(例如，NAND类型和NOR类型闪存存储器)和电可擦可编程只读存储器(EEPROM)。闪存存储器和EEPROM两者都利用浮置栅极晶体管。对于每个浮置栅极晶体管，浮置栅极位置浮置栅极晶体管的沟道区以上并与该沟道区绝缘。沟道区位于浮置栅极晶体管的源极和漏极区之间。控制栅极位于浮置栅极以上并与该浮置栅极绝缘。可以通过设置浮置栅极上存储的电荷量来控制浮置栅极晶体管的阈值电压。浮置栅极上的电荷量典型地使用Fowler-Nordheim(F-N)隧穿(tunneling)或者热电子注入来控制。调整阈值电压的能力允许浮置栅极晶体管用作非易失性存储元件或者存储器单元。在有些情况下，可以通过编程和读取多个阈值电压或者阈值电压范围来提供每个存储器单元多于一个数据位(即，多级或者多阶段存储器单元)。NAND闪存存储器结构典型地与两个选择栅极串联且在两个选择栅极之间布置多个浮置栅极晶体管。与选择栅极串联的浮置栅极晶体管可以被称为NAND串。近年来，NAND闪存存储器已经被缩放以降低每个位的成本。但是，随着工艺几何形状缩小，出现许多设计和工艺挑战。这些挑战包括晶体管特性随着工艺、电压和温度(PVT)变化的增加的变化性。附图说明图1示出NAND串的一个实施例。图2使用相应的电路图示出图1的NAND串的一个实施例。图3A示出包括多个NAND串的存储器块的一个实施例。图3B示出对于每单元三位存储器单元的可能的阈值电压分布的一个实施例。图3C示出编程操作期间NAND串的一个实施例。图4A示出垂直NAND结构的一个实施例。图4B示出沿着图4A的线X-X的截面图的一个实施例。图5A示出非易失性存储系统的一个实施例。图5B示出感应块的一个实施例。图6A示出用于生成大于电源电压的电压的电荷泵系统的一个实施例。图6B示出电压基准发生器的一个实施例。图7A示出电压调节器的一个实施例，该电压调节器包括具有可配置的分压器的非反相放大器和用于减小电压调节器的稳定时间的电流升高(currentboosting)电路系统。图7B示出电压调节器的一个实施例，该电压调节器包括单位增益缓存器和用于减小电压调节器的稳定时间的电流升高电路系统。图7C示出电压调节器的另一个实施例，该电压调节器包括单位增益缓存器和用于减小电压调节器的稳定时间的电流升高电路系统。图7D示出用于图7A中示出的电压调节器的电压波形的一个实施例。图8A是描述用于减小电压调节器的稳定时间(settlingtime)的处理的一个实施例的流程图。图8B是描述用于减小电压调节器的稳定时间的处理的替代实施例的流程图。具体实施方式描述用于当生成调节的电压(例如，读取电压或者编程电压)时减小电压调节器的稳定时间的技术。电压调节器的稳定时间可以包括电压调节器从不同于期望调节电压的电压而输出期望调整电压所用的时间。在一个实例中，稳定时间可以包括将电压调节器的输出从待机模式期间的预设电压(例如，5V或者0V)转换到有源模式(例如，对应于生成读取电压的电压发生器)期间的期望调节电压(例如，3V)的时间。在有些情况下，可以通过检测到电压调节器从待机模式转换到有源模式且在电流升高阶段期间从电压调节器的输出提取(draw)附加电流，来减小电压调节器的稳定时间。电流升高阶段可以对应于电流升高脉冲，该电流升高脉冲当从控制器接收到使能信号时开始，且然后当电压调节器的输出电压在期望调节电压的第一电压内(例如，在期望调节电压的50mV内)或者超出期望调节电压第二电压(例如，超出期望调节电压150mV)时结束。在一个实施例中，与从电压调节器的输出提取附加电流相关联的电流升高脉冲可以当从配置为执行或者促进一个或多个存储器阵列操作的一个或多个控制电路接收到使能信号时开始，且然后在对应于当电压调节器的输出电压首次达到特定电压电平(例如，大于在期望调节电压以上的200mV或者至少是小于期望调节电压的50mV)时锁存该禁止信号之后结束。在有些情况下，锁存的禁止信号然后可以仅在来自一个或多个控制电路的使能信号反转(toggle)(例如，从VDD转换到0V且然后回到VDD)之后重新锁存。在一个实例中，可以仅一旦在接收使能信号的上升沿之后锁存该禁止信号。用于确定何时停止从电压调节器的输出提取附加电流的锁存的禁止信号可以使用Reset/Set(RS)锁存器、NAND门锁存器或者一对交叉耦合的NAND门来锁存。提供当从一个或多个控制电路接收到使能信号时开始和当锁存禁止信号时结束的电流升高脉冲的一个益处是可以在各种输出负载条件和期望调节电压上动态地调整电流升高脉冲的脉冲宽度。在一些实施例中，可以基于输出负载条件(例如，要由负载形成的电流量)、期望调节电压(例如，期望调节电压是2V或者10V)和/或待机模式期间的预设电压(或者预充电电压)和有源模式期间的期望调节电压之间的差值，来设置用于确定何时锁存禁止信号的特定电压电平。在一个实例中，如果预设电压和期望调节电压之间的差值小于1V，则特定电压电平可以被设置为小于期望调节电压100mV；否则，如果预设电压和期望调节电压之间的差值是1V或大于1V，则特定电压电平可以被设置为大于期望调节电压200mV。在该情况下，如果预设电压和期望调节电压之间的差值是1V或大于1V，则特定电压电平可以指示发生超过期望调节电压。在另一实例中，如果期望调节电压小于4V，则特定电压电平可以被设置为期望调节电压；否则，如果期望调节电压是4V或大于4V，则特定电压电平可以被设置为大于期望调节电压150mV。在该情况下，如果期望调节电压大于4V，则特定电压电平可以指示发生超过(overshoot)期望调节电压。用于使用电压调节器生成电压的在这里描述的方法和系统可以以位于集成电路上的各种电子电路(例如，数字或者模拟电路)使用。作为实例，集成电路可以包括存储器芯片(例如，DRAM、SRAM、闪存存储器等)、可编程逻辑器件(例如，FPGA或者CPLD)、微处理器、微控制器、DSP、ASIC或者RF集成电路。在一个实施例中，非易失性存储系统可以包括非易失性存储器单元的一个或多个二维阵列。二维存储器阵列内的存储器单元可以形式单层的存储器单元且可以在X和Y方向上经由控制线(例如，字线和位线)来选择。在另一实施例中，非易失性存储系统可以包括一个或多个单片三维存储器阵列，其中可以在单个基底以上形成两个或更多层的存储器单元而没有任何介于其间的基底。在有些情况下，三维存储器阵列可以包括位于基底以上且与基底正交或者实质上与基底正交(例如，在与基底正交的法向矢量的2-5度内)的存储器单元的一个或多个垂直列。在一个实例中，非易失性存储系统可以包括具有垂直位线或者与半导体基底正交布置的位线的存储器阵列。基底可以包括硅基底。存储器阵列可以包括各种存储器结构，包括平面NAND结构、垂直NAND结构、位成本可扩展(BiCS)NAND结构、3DNAND结本文档来自技高网...

【技术保护点】
一种设备，包括：电压调节器(752)；和电流升高电路(742)，配置为响应于使能信号的接收从电压调节器的输出提取升高电流、且配置为检测在从所述输出提取升高电流之后所述输出超过目标调节电压至少第一电压，所述电流升高电路配置为在对应于检测到所述输出超过目标调节电压至少第一电压的第一时间点和对应于所述使能信号已经反转的、在第一时间点之后的第二时间点之间阻止从所述输出提取升高电流。

【技术特征摘要】
2016.01.11 US 14/992,3761.一种设备，包括：电压调节器(752)；和电流升高电路(742)，配置为响应于使能信号的接收从电压调节器的输出提取升高电流、且配置为检测在从所述输出提取升高电流之后所述输出超过目标调节电压至少第一电压，所述电流升高电路配置为在对应于检测到所述输出超过目标调节电压至少第一电压的第一时间点和对应于所述使能信号已经反转的、在第一时间点之后的第二时间点之间阻止从所述输出提取升高电流。2.如权利要求1所述的设备，其中：所述电流升高电路配置为基于目标调节电压和在从所述输出提取升高电流之前的所述输出的预设电压之间的差值来设置第一电压。3.如权利要求1-2中任一所述的设备，其中：所述电流升高电路配置为基于目标调节电压设置第一电压。4.如权利要求1所述的设备，其中：所述电流升高电路配置为确定所述输出和目标调节电压之间的电压差和基于所述电压差检测所述输出已经超出目标调节电压了第一电压。5.如权利要求1所述的设备，其中：在从所述输出提取升高电流之前所述输出的预设电压大于目标调节电压；和所述电流升高电路配置为当所述输出小于目标调节电压至少第一电压时检测所述输出已经超出目标调节电压了第一电压。6.如权利要求1所述的设备，其中：在从所述输出提取升高电流之前所述输出的预设电压小于目标调节电压；和所述电流升高电路配置为当所述输出大于目标调节电压至少第一电压时检测所述输出已经超出目标调节电压了第一电压。7.如权利要求1所述的设备，其中：所...

【专利技术属性】
技术研发人员：S韦尔马，S泰戈，S雅达拉，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国,US