晶体管及其制造方法技术

本发明专利技术提供一种晶体管及其制造方法，所述晶体管的制造方法，包括：在半导体基底上形成银层；在所述银层上形成至少一层具有类石墨烯结构的硅层；对与所述硅层相接触的银层表面进行氧化，形成位于硅层和银层之间的氧化银层，以形成由所述半导体基底、银层、氧化银层构成的背栅结构；在硅层上形成与所述硅层相接触的源极和漏极，以形成以所述硅层为沟道的晶体管。所述晶体管，包括：半导体基底；位于所述半导体基底上的银层；位于所述银层上的氧化银层；位于所述氧化银层上的至少一层具有类石墨烯结构的硅层。位于硅层上且与所述硅层相接触的源极和漏极。本发明专利技术晶体管具有较高载流子迁移率的沟道，因而具有优良的性能。

Transistor and method of manufacturing the same

The invention provides a transistor and a manufacturing method thereof, including method of fabricating the transistor: the formation of the silver layer on a semiconductor substrate; forming at least one layer of graphene like structure of silicon layer on the silver layer; a layer of silver surface oxidation and contact of the silicon layer, formed in silver layer between the silicon layer and silver layer, which is formed by the semiconductor substrate, a layer of silver, silver oxide layer composed of a back gate structure; contact with the silicon layer source and drain electrodes formed on the silicon layer, the transistor to form the silicon layer for channel. The transistor includes: a semiconductor substrate; located in the silver layer on the semiconductor substrate; in silver oxide layer of the silver layer; the silver oxide layer on at least one layer of graphene like structure with silicon layer. A source and drain located on the silicon layer and in contact with the silicon layer. The transistor of the invention has a high carrier mobility channel and thus has excellent performance.

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种晶体管及其制造方法。
技术介绍
为了跟上摩尔定律的脚步，现有技术发展了双栅极晶体管。在双栅极晶体管中，沟道被两个栅极包围。双栅极晶体管可以对电流进行双重控制，从而可以实现提高运行速度、减小尺寸和降低能耗的功能。在公开号为US2008164528A1的美国专利中公开了一种双栅极晶体管，参考图1，示出了所述美国专利中双栅极晶体管的示意图。所述双栅极晶体管包括：衬底，所述衬底包括半导体晶片101、掩埋绝缘体102、背栅膜103、背栅电解质膜104以及单晶半导体膜105。所述单晶半导体膜105上还包括顶栅电介质107、顶栅108、栅帽层120和侧壁111。所述半导体晶片101、掩埋绝缘体102、背栅膜103、背栅电解质膜104构成背栅结构，所述顶栅电介质107、顶栅108、栅帽层120和侧壁111构成顶栅结构。然而，随着晶体管技术的不断发展，对晶体管性能的要求越来越高，如何进一步提高晶体管沟道的电子迁移率是本领域技术人员亟待解决的问题之一。
技术实现思路
本专利技术解决的技术问题是提供可提高载流子迁移率的晶体管及其制造方法。为解决上述问题，本专利技术提供一种晶体管的制造方法，包括：在半导体基底上形成银层；在所述银层上形成至少一层具有类石墨烯结构的硅层；对与所述硅层相接触的银层表面进行氧化，形成位于硅层和银层之间的氧化银层，所述半导体基底、银层、氧化银层构成背栅结构；在所述硅层上形成与所述硅层相接触的源极和漏极。所述类石墨烯结构的硅层指的是：由硅原子构成的、具有六角型呈蜂巢晶格的、单原子层结构的平面薄膜。由于该薄膜结构具备高载流子迁移率，将所述硅层应用于晶体管作为沟道材料，可以大大提高晶体管的性能。可选地，对银层进行氧化的步骤包括：在标准大气压和室温的条件下，将形成有所述银层和硅层的半导体基底放置于氧气环境中，氧分子透过所述具有类石墨烯结构的硅层到达所述银层表面，对所述银层表面氧化，以形成氧化银层。氧化过程速度较快从而提高了晶体管制造方法的工作效率，此外，氧化工艺与现有技术半导体工艺具有较好的匹配度，无需再购买新的设备，降低了工艺成本。可选地，所述氧化银层的厚度位于1~2nm的范围内。从而使氧化银层在起到隔离背栅结构的栅极和沟道作用的同时又能节约材料。可选地，所述银层的厚度位于50~5000nm的范围内。便于用作形成类石墨烯结构的基底又能节约材料。可选地，在形成背栅结构之后，形成源极和漏极之前还包括：在所述硅层上形成顶栅结构。具有顶栅结构和背栅结构的双栅极结构的晶体管中，通过两个栅极对沟道进行控制，可以提高晶体管的运行速度、减小晶体管的尺寸。附图说明图1为现有技术中的一种双栅极晶体管的结构示意图；图2至图4为本专利技术晶体管制造方法第一实施例的流程示意图；图5是本专利技术晶体管制造方法第二实施例的流程示意图；图6是本专利技术晶体管一实施例的立体示意图。具体实施方式为了解决现有技术的问题，专利技术人对现有的技术进行了大量研究，发现具有类石墨烯结构的硅层具有较高的载流子迁移率。此处所述具有类石墨烯结构的硅层指的是：由硅原子构成的、具有六角型呈蜂巢晶格的、单原子层结构的平面薄膜，将所述硅层应用于晶体管中可以提高晶体管的性能。为此，本专利技术提供一种晶体管及其制造方法，所述晶体管包括类石墨烯结构硅层，由于所述硅层具有高载流子迁移率，将所述硅层应用于晶体管作为沟道材料，可大大提高所述晶体管的性能。下面结合具体实施例对本专利技术技术方案作详细说明。参考图2至图4，示出了本专利技术晶体管制造方法第一实施例的流程示意图。如图2所示，在半导体基底201上形成银层202，在所述银层202上形成至少一层具有类石墨烯结构的硅层203(silicene)。所述半导体基底201用作背栅结构(backgate)的栅极。本实施例中，所述半导体基底201的材料为硅，但是本专利技术对半导体基底201的材料不作限制，在其他实施例中，所述半导体基底201的材料还可以是锗。优选地，所述半导体基底201为高掺杂的硅。所述银层202用作具有类石墨烯结构的硅层203的生长基底，同时还用于形成背栅栅极介质层的材料。具体地，可以通过物理气相沉积(PhysicalVaporDeposition，PVD)的方式形成银层202。但是本专利技术对形成银层202的方式不作限制，还可以通过磁控溅射的方式形成所述银层202。需要说明的是，如果银层202的厚度过小，则不利于后续类石墨烯结构的硅层203的形成；如果银层202的厚度过大，则容易造成材料的浪费。因此优选地，所述银层202的厚度位于50~5000nm的范围内。具有类石墨烯结构的硅层203用作晶体管的沟道，由于具有类石墨烯结构的硅层203的载流子迁移率较高，因此可以提高晶体管沟道的载流子迁移率，从而提高晶体管的性能。具体地，在所述银层202上通过原子层沉积(AtomLayerDeposition，ALD)、金属有机化合物化学气相沉积(Metal-organicChemicalVaporDeposition，MOCVD)或分子束外延(MolecularBeamEpitaxy，MBE)的方法形成具有单原子层结构的类石墨烯结构的硅层203。在银层202上形成类石墨烯结构的硅层203的工艺条件与现有技术相同，在此不再赘述。所述硅层203的层数可以是一层或多层，本专利技术对此不作限制。对与所述硅层203相接触的银层202表面进行氧化，形成位于硅层203和银层202之间的氧化银层204。所述半导体基底201、银层202、氧化银层203构成背栅结构200。需要说明的是，此处所述氧化银层204用作背栅结构200的栅极介质层。具体工艺中，在标准大气压和室温的条件下，将形成有所述银层202和硅层203的半导体基底201放置于氧气环境中，氧分子透过所述具有类石墨烯结构的硅层203到达所述银层202的表面，对所述银层202表面进行氧化，以形成氧化银层204。氧化过程通常速度较快，从而提高了晶体管制造方法的工作效率。此外，氧化工艺与现有技术半导体工艺具有较好的匹配度，无需再购买新的设备，降低了工艺成本。需要说明的是，由于具有类石墨烯结构的硅层203中硅原子呈六角型蜂巢状排布，所述硅层203的结构较为稀松，因此，氧分子可以透过所述硅层203到达银层202的表面。如果氧化银层204的厚度过小，无法起到隔离背栅结构200的栅极和本文档来自技高网...

【技术保护点】
一种晶体管的制造方法，其特征在于，包括：在半导体基底上形成银层；在所述银层上形成至少一层具有类石墨烯结构的硅层；对与所述硅层相接触的银层表面进行氧化，形成位于硅层和银层之间的氧化银层，所述半导体基底、银层、氧化银层构成背栅结构；在所述硅层上形成与所述硅层相接触的源极和漏极。

【技术特征摘要】
1.一种晶体管的制造方法，其特征在于，包括：
在半导体基底上形成银层；
在所述银层上形成至少一层具有类石墨烯结构的硅层；
对与所述硅层相接触的银层表面进行氧化，形成位于硅层和银层之间的
氧化银层，所述半导体基底、银层、氧化银层构成背栅结构；
在所述硅层上形成与所述硅层相接触的源极和漏极。
2.如权利要求1所述的晶体管的制造方法，其特征在于，对银层进行氧化的
步骤包括：在标准大气压和室温的条件下，将形成有所述银层和硅层的半
导体基底放置于氧气环境中，氧分子透过所述具有类石墨烯结构的硅层到
达所述银层表面，对所述银层表面氧化，以形成氧化银层。
3.如权利要求1所述的晶体管的制造方法，其特征在于，所述氧化银层的厚
度位于1~2nm的范围内。
4.如权利要求1所述的晶体管的制造方法，其特征在于，形成至少一层具有
类石墨烯结构的硅层的步骤包括：通过原子层沉积、分子束外延或金属有
机化合物化学气相沉积的方式在银层上形成具有类石墨烯结构的硅层。
5.如权利要求1所述的晶体管的制造方法，其特征在于，形成银层的步骤包
括：通过物理气相沉积的方式形成银层。
6.如权利要求5所述的晶体管的制造方法，其特征在于，所述银层的厚度位
于50~5000nm的范围内。
7.如权利要求1所述的晶体管的制造方法，其特征在于，在形成背栅结构之
后，形成源极和漏极之前还包括：在所述硅层上形成顶栅结构。
8.如权利要求7所述的晶体管的制造方法，其特征在于，形成顶栅结构的步
骤包括依次在所述硅层上形成顶栅介质层、顶栅栅极层。
9.如权利要求8所述的晶体管的制造方法，其特征在于，所述顶栅介质层的

\t材料为高k介质材料。
10.如权利要求9所述的晶体管的制造方法，其特征在于，...

【专利技术属性】
技术研发人员：肖德元，徐依协，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31