制成具有绝缘体上硅衬底的嵌入式存储器设备的方法技术
【技术实现步骤摘要】
【国外来华专利技术】制成具有绝缘体上硅衬底的嵌入式存储器设备的方法
本专利技术涉及嵌入式非易失性存储器设备。
技术介绍
形成在体硅半导体衬底上的非易失性存储器设备已为人熟知。例如，美国专利6,747310、7,868,375和7,927,994公开了形成在体半导体衬底上的具有四个栅极（浮栅、控制栅、选择栅和擦除栅）的存储器单元。源极区和漏极区形成为进入到衬底中的扩散注入区，从而将沟道区在衬底中限定在其间。浮栅设置在沟道区的第一部分上方并且控制该第一部分，选择栅设置在沟道区的第二部分上方并且控制该第二部分，控制栅设置在浮栅上方，并且擦除栅设置在源极区上方。对于这些类型的存储器设备而言，体衬底是理想的，因为进入到衬底中的深扩散可用于形成源极区和漏极区结。这三个专利出于所有目的被以引用方式并入本文。绝缘体上硅(SOI)设备是微电子领域中熟知的。SOI设备与体硅衬底设备的不同之处在于，在衬底在硅表面下用嵌入式绝缘层对其分层（即，硅-绝缘体-硅），而不是纯硅。利用SOI设备，硅结形成于设置在电绝缘体上方的薄硅层中，该电绝缘体嵌入硅衬底中。绝缘体通常为二氧化硅（氧化物）。这种衬底配置减小了设备寄...
【技术保护点】
一种形成半导体设备的方法，包括：提供衬底，所述衬底包括硅、直接在所述硅上方的第一绝缘层和直接在所述第一绝缘层上方的硅层；执行蚀刻工艺，以便从所述衬底的第二区域移除所述硅层和所述绝缘层，同时将所述第一绝缘层和所述硅层保持在所述衬底的第一区域中；在所述衬底的所述第一区域中的所述硅层上方和在所述衬底的所述第二区域中的所述硅上方形成第二绝缘层；在所述衬底的所述第一区域中形成第一多个沟槽，每个沟槽延伸穿过所述第二绝缘层、所述硅层和所述第一绝缘层，并且延伸到所述硅中；在所述衬底的所述第二区域中形成第二多个沟槽，每个沟槽延伸穿过所述第二绝缘层，并且延伸到所述硅中；在所述第一多个沟槽和所述...
【技术特征摘要】
【国外来华专利技术】2014.09.19 US 14/4915961.一种形成半导体设备的方法，包括：提供衬底，所述衬底包括硅、直接在所述硅上方的第一绝缘层和直接在所述第一绝缘层上方的硅层；执行蚀刻工艺，以便从所述衬底的第二区域移除所述硅层和所述绝缘层，同时将所述第一绝缘层和所述硅层保持在所述衬底的第一区域中；在所述衬底的所述第一区域中的所述硅层上方和在所述衬底的所述第二区域中的所述硅上方形成第二绝缘层；在所述衬底的所述第一区域中形成第一多个沟槽，每个沟槽延伸穿过所述第二绝缘层、所述硅层和所述第一绝缘层，并且延伸到所述硅中；在所述衬底的所述第二区域中形成第二多个沟槽，每个沟槽延伸穿过所述第二绝缘层，并且延伸到所述硅中；在所述第一多个沟槽和所述第二多个沟槽中形成绝缘材料；在所述衬底的所述第一区域中形成逻辑设备，其中所述形成所述逻辑设备中的每个包括：在所述硅层中形成间隔开的源极区和漏极区，以及在所述硅层的一部分上方且在所述源极区和所述漏极区之间形成导电栅并且与所述硅层的一部分绝缘；在所述衬底的所述第二区域中形成存储器单元，其中所述形成所述存储器单元中的每个包括：在所述硅中形成间隔开的第二源极区和第二漏极区，并且限定介于所述第二源极区和所述第二漏极区之间的沟道区，在所述沟道区的第一部分上方形成浮栅且与所述沟道区的第一部分绝缘，以及在所述沟道区的第二部分上方形成选择栅且与所述沟道区的第二部分绝缘。2.根据权利要求1所述的方法，其中形成于所述第二区域中的所述第二源极区和所述第二漏极区比形成于所述第一区域中的所述源极区和所述漏极区更深地延伸到所述衬底中。3.根据权利要求1所述的方法，其中形成于所述第二区域中的所述第二源极区和所述第二漏极区以比所述第一区域中的所述硅层的厚度更深地延伸到所述衬底中。4.根据权利要求1所述的方法，还包括：在所述第二绝缘层上方形成第三绝缘层，其中所述第一沟槽和所述第二沟槽延伸穿过所述第三绝缘层。5.根据权利要求1所述的方法，其中所述形成所述存储器...
【专利技术属性】
技术研发人员：C苏，HV陈，M塔达尤尼，N杜，J杨，
申请(专利权)人：硅存储技术公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。