以压电材料为IC器件的高频RBT的栅极介电质的方法技术

本发明专利技术涉及以压电材料为IC器件的高频RBT的栅极介电质的方法。本发明专利技术为利用压电材料作为一集成电路器件中的RBT中的一栅极介电层，以生成并感测高质量的更高频率的信号的方法及其器件。本发明专利技术的实施例包括形成包含多个传感RBT与驱动RBT的RBT于一半导体层的一上表面上，各该RBT包括一压电栅极介电层、一栅极、以及位于该压电栅极介电层的相对侧上与栅极上的一介电间隔，其中，至少一对传感RBT直接位于两组驱动RBT之间；形成通过层间介电层分隔的金属层于该RBT上方；以及形成通孔以通过该RBT上方的一介电层连接该RBT至一金属层。

【技术实现步骤摘要】
以压电材料为IC器件的高频RBT的栅极介电质的方法
本专利技术通常涉及一种集成电路(IC)器件的设计及制造。本专利技术特别适用于28纳米(nm)及其上下的技术节点的IC器件中的集成高频谐振体晶体管(RBT)。
技术介绍
一般而言，IC器件利用不同频率源来产生该IC器件中不同逻辑及/或模拟电路所使用的时钟信号。高质量(High-Q)滤波器可用于通过将振荡器整合至具有提供适当增益的放大器的一正反馈回路中以产生振荡。这些振荡器是用于通讯系统以及模拟电子中的必不可少的一信号源。它们也可以被用于作为数字电子的一时钟源。高质量滤波器还可用于在通讯系统中选择特定的频段与信道，消除干扰，及抑制寄生传输，以及许多其他的用途。滤波器的质量因子Q值越高，其对于不同信号与频段所提供的选择越好，以及由这些滤波器所构建的振荡器的相位噪声和抖动也越低。然而，在千兆赫(GHz)频段甚至10GHz频段范围下呈现高质量滤波器的设计是非常具有挑战性的。此外，在芯片(chip)上完成系统整合已成为满足日益增加的减少电子系统尺寸、重量以及功耗的需求的唯一方式。从CMOS金属层建构电感以允许生成芯片上LC谐振电路。这些都是单片集成电谐振器，并可轻易地实现10GHz的频率。然而，他们会受到低质量因子(Q值小于50)以及电损耗较高的困扰。此外，芯片上电感通常会占据大的裸片(die)面积而无法安置其他的器件，导致了整体系统成本的增加。石英晶体以其高质量的因子(Q值～105)、低插入损耗以及低温系数，占据了半个世纪以来的高精度振荡器市场。然而，石英晶体被限制于几百兆赫的频率，且难以扩展到千兆赫的频率。由于不兼容的制造工艺，它们在CMOS集成电路中的整合已被证明是非常具有挑战性的。在CMOS集成电路中用于滤波器应用的机械谐振器的单片集成是过去30年来多个研究工作中的重点。依靠机械谐振器的滤波器在电气化LC谐振电路上显示了优越的性能。微电子机械系统(MEMS)谐振器因其所具有的高品质因子，这些高品质因子通常超过104，小尺寸(小于芯片上LC谐振电路1000倍)以及与CMOS电路整合的能力，从而使其成为一个潜在的解决方案以解决当前时间及RF挑战性的需求。MEMS器件以及谐振器通常包括移动的表面。这些表面中的一些必须是自由的边界，且往往是整个MEMS器件必须被挂起。因此MEMS器件通常包括牺牲层以用于支持在制造过程中的器件，然后该牺牲层在一释放制程中被蚀刻以生成一自由挂起的器件。用于在CMOS制程中集成MEMS谐振器的多种方案包括先MEMS，后MEMS，IC上MEMS以及CMOS-MEMS均是可用的。该先MEMS技术为该MEMS器件在该CMOS电路之前先被制造并在该CMOS电路工艺的期间受到钝化层的保护。当CMOS工艺完成，该MEMS器件被暴露并采用蚀刻该牺牲层予以释放。该后MEMS技术依赖于先制造该CMOS电路。当该CMOS电路制造完成，其在制造该MEMS器件时被钝化并受到保护，然后释放该MEMS器件以生成该所需的自由挂起结构。在上述两项技术中，该MEMS器件最终会损耗有价值的CMOS面积。IC上MEMS技术依赖于在已完成的CMOS裸片的顶部生长该MEMS器件，其次是该必要的释放步骤。在上述所有技术中，该顺序处理的MEMS与CMOS总是导致一个或另一个的一有限的热预算。同时，该CMOS或MEMS的产量可能因为该额外的处理而受到明显的损害。CMOS-MEMS器件是指通过图案化以及蚀刻已完成CMOS裸片的后段工艺(BEOL)层所形成的器件。该CMOS-MEMS后段工艺制造技术已被成功应用于低兆赫范围内的MEMS谐振器。由于需要更小的尺寸，而该CMOS后段工艺处理相较于前段工艺(FEOL)处理通常具有较大的临界尺寸(CD)，因此扩展到千兆赫的频率是一个挑战。CMOS-MEMS后段工艺器件通常包含有该后段工艺(BEOL)临界尺寸所定的较大的气隙(airgap)，其要求提供该MEMS器件提供更高的工作电压(10伏)，并使与CMOS电路的接口更为复杂。薄膜体声波谐振器(FBAR)是另一种MEMS谐振器的变种，其被广泛地采用作为射频工业的滤波器。FBAR提供高质量和低插入功耗，但由于他们属于厚型器件，因此它们的共振频率是由层厚所决定。这限制了他们在与CMOS集成时每一晶圆(wafer)的单一频率的应用。一些IC器件可使用谐振体晶体管作为一芯片上频率源，该芯片上频率源可提供更高频率以及更低相位噪声以改进传统例如电感电容(LC)谐振、石英晶体、或FBAR的解决方案。CMOS谐振体晶体管是未释放的MEMS谐振器，其作为该CMOS前段工艺以及后段工艺中一不可或缺的一部分，没有任何额外的释放或钝化步骤。它们就像CMOS工艺中的任意常规的场效应晶体管(FET)进行制作。随着一释放步骤以及额外的后处理的不足，CMOS谐振体晶体管不会影响该CMOS工艺或该谐振体晶体管本身的产量。同时，作为无空隙的未释放器件，它们固有地封装于该CMOS裸片中，且无需任何特殊封装或密封处理。CMOS谐振体晶体管包含一位于该CMOS工艺的该FEOL(前段工艺)层中的机械谐振腔。该谐振体晶体管(RBT)谐振腔是从顶部通过该CMOS制程的金属以及介电BEOL(后段工艺)层所形成的一维(1D)、二维(2D)或三维(3D)声子晶体(PnC)所定义。该CMOS块体晶圆的全内反射用于从该底部达成能量约束，其连同该PnC定义出该腔体的垂直尺寸。图案化FEOL(前段工艺)层用于建构平面反射(in-planereflector)以实现横向能量约束并定义该水平腔体的尺寸。CMOS谐振体晶体管利用来自该CMOS技术的一常规的FET用于有源FET检测。该声波谐振腔内的机械应力调节该FET通道的流动性，以于该FET适当的加以偏置时，该外部电路中有一小的信号电流。然而，目前的谐振体晶体管使用电容驱动以及感测方法以产生需要通过一跨阻放大器放大的弱频(例如1微西门子(micro-siemens；μS))信号从而获取一振动/时钟信号。CMOS谐振体晶体管通过适用于CMOS前段工艺中的MOS电容器(或作为电容器的常规FET)的帮助进行静电驱动。该MOS电容器上的电荷调制(通过该栅极电压)产生由这些电荷引起的该静电电压的一个调制，并在该机构中引起机械应力。CMOS谐振体晶体管受益于该CMOS的前段工艺所适用的小临界尺寸和固有的可扩展到千兆赫频率。CMOS谐振体晶体管还可小至比几微米还小的尺寸，因此他们无需占用昂贵的裸片面积。随着该CMOS谐振体晶体管可直接适用于该CMOS裸片的前段工艺中，相较于其他的集成方案，至CMOS电路的互连寄生是极小的。然而，减少/防止该声能量传播到该IC器件的不同部分(例如基板)的方法可能会限制可由该谐振体晶体管所产生的不同频率的信号的极限可用性。因此，需要一种方法以利用谐振体晶体管生成并感测一IC器件及由此生成的器件中的高质量因子(Q值)的更高频率的信号。
技术实现思路
本专利技术的一个方面为提供一种方法，能利用压电材料作为一IC器件中RBT中的一栅极介电质，以生成并感测高质量的更高频率的信号。本专利技术的另一方面为提供一IC器件，其包括压电材料在RBT中作为一栅极介电质以生成并感测高质量的更高频率的信号。本专利技术的附加方面以本文档来自技高网...

【技术保护点】
一种方法，其特征为，该方法包括：形成包含多个传感RBT与驱动RBT的谐振体晶体管(RBT)于一半导体层的一上表面上，各该RBT包括一压电栅极介电层、一栅极、以及位于该压电栅极介电层的相对侧上与栅极上的一介电间隔，其中，至少一对传感RBT直接位于两组驱动RBT之间；形成通过层间介电层分隔的多层金属层于该RBT上方；以及形成通孔以通过该RBT上方的一介电层连接该RBT至一金属层。

【技术特征摘要】
2016.02.03 US 15/014,2121.一种方法，其特征为，该方法包括：形成包含多个传感RBT与驱动RBT的谐振体晶体管(RBT)于一半导体层的一上表面上，各该RBT包括一压电栅极介电层、一栅极、以及位于该压电栅极介电层的相对侧上与栅极上的一介电间隔，其中，至少一对传感RBT直接位于两组驱动RBT之间；形成通过层间介电层分隔的多层金属层于该RBT上方；以及形成通孔以通过该RBT上方的一介电层连接该RBT至一金属层。2.根据权利要求1所述的方法，其特征为，该方法还包括：形成一压电介电层于该半导体层中的源极/漏极(S/D)区域的上方并相邻于各该介电间隔。3.根据权利要求1所述的方法，其特征为，该金属层为固体层并形成一一维声子晶体。4.根据权利要求1所述的方法，其特征为，该方法还包括：分隔该金属层以形成一二维声子晶体。5.根据权利要求4所述的方法，其特征为，该方法还包括：形成相邻于该驱动RBT的一组终端RBT。6.根据权利要求1所述的方法，其特征为，该方法还包括：连接一直流(DC)栅极电压至各该传感RBT的一栅极，以于该传感RBT中生成一反转状态；以及连接一直流电压与一射频(RF)信号的一组合至该传感RBT的一源极终端、一漏极终端、或上述两者的组合，其中，该射频信号的一相位为一相邻RBT的该RF信号的一相反相位。7.根据权利要求6所述的方法，其特征为，该直流栅极电压为一N型RBT的一正直流电压以及一P型RBT的一负直流电压。8.根据权利要求1所述的方法，其特征为，该方法还包括：连接一直流电压至各该驱动BRT的一栅极；以及连接一射频信号至该栅极或至一源极终端、一漏极终端、或上述的组合，其中，该射频信号的一相位为一相邻RBT的该射频信号的一相反相位。9.一种器件，其特征为，该器件包括：包含多个传感RBT与驱动RBT的谐振体晶体管(RBT)，其位于一半导体层的一上表面上，各该RBT包括一压电栅极介电层、一栅极、以及位于该压电栅极介电层的相对侧上与栅极上的一介电间隔，其中，至少一对传感RBT直接位于两组驱动RBT之间；多层金属层，其通过层间介电层分隔并位于该RBT上方；以及通孔，其通过该RBT上方的一介电层连接该RBT至一金属层。10.根据权利要求9所述的器件，其特征为，该器件还包括：一压电介电层，其位于该半导体层中的源极/漏极(S/D)区域的上方并相邻于各该介电间隔。11.根据权利要求9所述的器件，其...

【专利技术属性】
技术研发人员：Z·克里沃卡皮奇，B·巴尔，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛,KY