垂直非易失性存储器装置及三维半导体存储器装置制造方法及图纸

公开了一种三维半导体存储器装置和垂直非易失性存储器装置，所述三维半导体存储器装置包括：基底，包括单元阵列区域和连接区域；电极结构，包括交替地且竖直地堆叠在基底上的第一电极和第二电极，并且在连接区域上具有阶梯状结构。第一电极和第二电极中的每个可以包括：电极部分，设置在单元阵列区域上，以沿第一方向延伸，并且在垂直于第一方向的第二方向上彼此间隔开；电极连接部分，设置在连接区域上，以沿第二方向延伸并且使电极部分彼此水平地连接；突出，在连接区域上设置为从电极连接部分沿第一方向延伸，并且在第二方向上彼此间隔开。

Vertical nonvolatile memory device and three-dimensional semiconductor memory device

Disclosed is a three-dimensional semiconductor memory device and the vertical non-volatile memory device, the three-dimensional semiconductor memory device includes: a substrate includes a cell array region and connected region; the electrode structure, including alternately and vertically stacked on a substrate, a first electrode and a second electrode, and a connecting area of ladder shaped structure. Each of the first and second electrodes may include: electrode part arranged in the cell array region, which extends along the first direction, and spaced apart from each other in a second direction perpendicular to the first direction; the electrode connection part is arranged on the connecting region, which extends along the second direction and the electrode part of each other horizontally connected in the setting of the connection area; prominent, as from the electrode connecting portion extending along a first direction and spaced apart from each other in the second direction.

【技术实现步骤摘要】
垂直非易失性存储器装置及三维半导体存储器装置本专利申请要求于2016年1月18日在韩国知识产权局提交的第10-2016-0006043号韩国专利申请的优先权，该韩国专利申请的全部内容在此通过引用被包含于此。
本公开涉及半导体存储器装置，具体地，涉及一种高度集成的三维半导体存储器装置。
技术介绍
为了满足消费者对于优异的性能和低廉的价格的需求，需要半导体装置的更高的集成度。在半导体装置的情况下，因为它们的集成度是决定产品价格的重要因素，所以特别需要提高的集成度。在典型的二维或平面半导体存储器装置的情况下，因为它们的集成度主要由单位存储器单元所占有的面积来决定，所以集成度极大地受精细图案形成技术的水平影响。然而，增加图案精细度所需要的非常昂贵的工艺设备对提高二维或平面半导体装置的集成度设定了实际的限制。为了克服这样的限制，已经提出了包括三维布置的存储器单元的三维半导体存储器装置。
技术实现思路
专利技术构思的一些实施例提供了一种高集成的三维半导体存储器装置。例如，根据专利技术的一些实施例的垂直非易失性存储器装置可包括其上具有的存储器单元区域和连接区域的半导体基底。连接区域可相邻于存储器单元区本文档来自技高网...

【技术保护点】
一种垂直非易失性存储器装置，所述垂直非易失性存储器装置包括：半导体基底，在半导体基底上具有存储器单元区域和连接区域，连接区域相邻于的存储器单元区域延伸；多个间隔开的第一栅电极，从存储器单元区域沿第一方向并行地且纵向地延伸到连接区域；多个间隔开的第二栅电极，从存储器单元区域沿第一方向并行地且纵向地延伸到连接区域，并且所述多个间隔开的第一栅电极在所述多个间隔开的第二栅电极与半导体基底之间延伸；第一栅电极连接线，在与所述多个间隔开的第一栅电极共面的水平处沿第二方向纵向延伸穿过连接区域，并且使所述多个间隔开的第一栅电极电短路到一起；第二栅电极连接线，在与所述多个间隔开的第二栅电极共面的水平处沿第二方向...

【技术特征摘要】
2016.01.18 KR 10-2016-00060431.一种垂直非易失性存储器装置，所述垂直非易失性存储器装置包括：半导体基底，在半导体基底上具有存储器单元区域和连接区域，连接区域相邻于的存储器单元区域延伸；多个间隔开的第一栅电极，从存储器单元区域沿第一方向并行地且纵向地延伸到连接区域；多个间隔开的第二栅电极，从存储器单元区域沿第一方向并行地且纵向地延伸到连接区域，并且所述多个间隔开的第一栅电极在所述多个间隔开的第二栅电极与半导体基底之间延伸；第一栅电极连接线，在与所述多个间隔开的第一栅电极共面的水平处沿第二方向纵向延伸穿过连接区域，并且使所述多个间隔开的第一栅电极电短路到一起；第二栅电极连接线，在与所述多个间隔开的第二栅电极共面的水平处沿第二方向纵向延伸穿过连接区域，并且使所述多个间隔开的第二栅电极电短路到一起。2.根据权利要求1所述的垂直非易失性存储器装置，其中，第一方向和第二方向彼此正交；其中，第一栅电极连接线将所述多个隔开的第一栅电极划分为延伸穿过存储器单元区域的至少一部分的各个第一有源栅电极区域以及位于连接区域内且在所述多个间隔开的第一栅电极的末端处的各个第一焊盘区域；其中，第二栅电极连接线将所述多个间隔开的第二栅电极划分为延伸穿过存储器单元区域的至少一部分的各个第二有源栅电极区域，以及位于连接区域内且在所述多个间隔开的第二栅电极的末端处的各个第二焊盘区域。3.根据权利要求2所述的垂直非易失性存储器装置，其中，与所述多个间隔开的第一栅电极相关的第一焊盘区域中的至少两个第一焊盘区域具有相等的接触面积尺寸；其中，与所述多个间隔开的第二栅电极相关的第二焊盘区域中的至少两个第二焊盘区域具有不相等的接触面积尺寸。4.根据权利要求3所述的垂直非易失性存储器装置，所述垂直非易失性存储器装置还包括：第一竖直接触塞，电接触第一焊盘区域中的所述至少两个第一焊盘区域中的第一个；第二竖直接触塞，电接触第二焊盘区域中的所述至少两个第二焊盘区域中的第一个。5.根据权利要求4所述的垂直非易失性存储器装置，其中，第二焊盘区域中的所述至少两个第二焊盘区域中的第一个与第一焊盘区域中的所述至少两个第一焊盘区域中的第二个完全地叠置；其中，第二焊盘区域中的所述至少两个第二焊盘区域中的第二个与第一焊盘区域中的所述至少两个第一焊盘区域中的第一个仅部分叠置；其中，第二焊盘区域中的所述至少两个第二焊盘区域中的第二个相对于第二焊盘区域中的所述至少两个第二焊盘区域中的第一个具有较小的接触面积尺寸。6.一种三维半导体存储器装置，所述三维半导体存储器装置包括：基底，包括单元阵列区域和连接区域；电极结构，包括交替地且竖直地堆叠在基底上的第一电极和第二电极，并且在连接区域上具有阶梯状结构，其中，第一电极和第二电极中的每个包括：电极部分，设置在单元阵列区域上，以沿第一方向延伸，且在与第一方向垂直的第二方向上彼此间隔开；电极连接部分，设置在连接区域上，以沿第二方向延伸，且将电极部分彼此水平地连接；突出，设置在连接区域上，以从电极连接部分沿第一方向延伸，并且在第二方向上彼此间隔开，其中，每个第一电极包括第一焊盘区域，所述第一焊盘区域被位于所述第一电极上的第二电极暴露，且设置在突出中的一个突出的端部处，每个第二电极包括第二焊盘区域，所述第二焊盘区域被位于所述第二电极上的第一电极暴露，且设置在突出中的一个突出的端部处，其中，第二电极的第二焊盘区域与第一电极的第一焊盘区域在第二方向上相邻。7.根据权利要求6所述的三维半导体存储器装置，其中，当在平面图中观察时，第一电极和第二电极的电极连接部分彼此叠置，第一电极和第二电极的突出在第一方向上的长度随着距离基底的竖直距离的增加而减小。8.根据权利要求6所述的三维半导体存储器装置，其中，在平面图中观察时，每个第一电极的突出包括具有第一焊盘区域的第一突出以及与第二电极的第二焊盘区域叠置的第二突出。9.根据权利要求8所述的三维半导体存储器装置，其中，第一电极的第一突出和第二突出从电极连接部分沿第一方向延伸第一长度。10.根据权利...

【专利技术属性】
技术研发人员：李昌燮，李星勋，李俊熙，曹盛纯，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR