非挥发性存储器结构和阵列制造技术

本发明专利技术公开一种非挥发性存储器结构和阵列，所述非挥发性存储器结构包括在基板中的第一有源区上的第一PMOS晶体管和第一浮置栅晶体管、在基板中的第二有源区上的第二PMOS晶体管和第二浮置栅晶体管、以及在基板中的n型抹除区。源极线连接第一和第二PMOS晶体管的源极。位线连接第一和第二浮置栅晶体管的漏极。字线分别连接位于第一和第二PMOS晶体管中的第一和第二选择栅极。抹除线连接n型抹除区。第一浮置栅晶体管包括具有在n型抹除区的第一部分上延伸的延伸部的第一浮置栅极。第二浮置栅晶体管包括具有在n型抹除区的第二部分上延伸的延伸部的第二浮置栅极。

Non volatile memory structures and arrays

The invention discloses a nonvolatile memory structure and array, the nonvolatile memory structure includes second active regions of the first PMOS transistor of the first active region in the substrate and the first floating gate transistor, in the substrate of the second PMOS transistor and second floating gate transistors, and type N in the substrate wipe out area. The source line connects the source of the first and second PMOS transistors. The bit line connects the drain of the first and second floating gate transistors. The word lines are connected to the first and second select gates in the first and second PMOS transistors, respectively. Erase lines connect to type N erase areas. The first floating gate transistor includes a first floating gate having an extending portion extending over the first portion of the N erase region. The second floating gate transistor includes a second floating gate having an extended portion extending over a second portion of the N erase region.

【技术实现步骤摘要】
非挥发性存储器结构和阵列
本专利技术涉及一种非挥发性存储器，且特别是涉及一种每位元采用两个电荷存储区(2-cells-per-bit)的非挥发性存储器结构和阵列。
技术介绍
非挥发性存储器因为即使在没有供应电源的情况下，仍可以保留数据，故而广泛用于各种电子装置。依据写入次数的限制，非挥发性存储器分为可多次程序化(multi-timeprogrammable，MTP)和单次程序化(one-timeprogrammable，OTP)。MTP是可多次读取和可多次写入的。一般而言，MTP具有用于写入和读取数据的单一电荷存储区域(即:1存储单元/位元)。然而，随着存储器结构的发展，位于MTP的电荷存储区域底下的栅极氧化层会变得太薄，且因此在栅极氧化层出现缺陷时，数据保存能力(dataretentioncapability)可能会恶化。因此，业界需要能改善非挥发性存储器的数据保存特性的方案。
技术实现思路
基于上述，本专利技术提供一种具有良好数据保存能力的非挥发性存储器结构，其具有两个用于写入和读取数据的电荷存储区域(即:2存储单元/位元)。根据本专利技术的一实施例，一种非挥发性存储器结构包括基板、本文档来自技高网...

【技术保护点】
一种非挥发性存储器结构，其特征在于，包括:基板，包括第一有源区、第二有源区以及n型抹除区，其中所述n型抹除区与所述第一有源区和所述第二有源区隔离；第一PMOS晶体管和第一浮置栅晶体管，分别位于所述第一有源区上，其中所述第一PMOS晶体管包括第一选择栅极，所述第一浮置栅晶体管包括位于所述第一选择栅极和所述n型抹除区之间的第一浮置栅极，且所述第一浮置栅极包括在所述n型抹除区的第一部分上延伸的延伸部；第二PMOS晶体管和第二浮置栅晶体管，分别位于所述第二有源区上，其中所述第二PMOS晶体管包括第二选择栅极，所述第二浮置栅晶体管包括位于所述第二选择栅极和所述n型抹除区之间的第二浮置栅极，且所述第二浮置...

【技术特征摘要】
2016.01.19 US 62/280,6831.一种非挥发性存储器结构，其特征在于，包括:基板，包括第一有源区、第二有源区以及n型抹除区，其中所述n型抹除区与所述第一有源区和所述第二有源区隔离；第一PMOS晶体管和第一浮置栅晶体管，分别位于所述第一有源区上，其中所述第一PMOS晶体管包括第一选择栅极，所述第一浮置栅晶体管包括位于所述第一选择栅极和所述n型抹除区之间的第一浮置栅极，且所述第一浮置栅极包括在所述n型抹除区的第一部分上延伸的延伸部；第二PMOS晶体管和第二浮置栅晶体管，分别位于所述第二有源区上，其中所述第二PMOS晶体管包括第二选择栅极，所述第二浮置栅晶体管包括位于所述第二选择栅极和所述n型抹除区之间的第二浮置栅极，且所述第二浮置栅极包括在所述n型抹除区的第二部分上延伸的延伸部；源极线，连接所述第一PMOS晶体管和所述第二PMOS晶体管的多个源极；位线，连接所述第一浮置栅晶体管和所述第二浮置栅晶体管的多个漏极；字线，连接所述第一选择栅极和所述第二选择栅极；以及抹除线，连接所述n型抹除区。2.如权利要求1所述的非挥发性存储器结构，其特征在于，所述第一浮置栅极和所述第二浮置栅极经由福勒-诺德汉穿隧来抹除。3.如权利要求1所述的非挥发性存储器结构，其特征在于，所述第一浮置栅极和所述第二浮置栅极经由通道热电子程序化来进行程序化。4.如权利要求1所述的非挥发性存储器结构，其特征在于，还包括环绕所述n型抹除区的p型阱。5.如权利要求1所述的非挥发性存储器结构，其特征在于，还包括位于所述n型抹除区底下且环绕所述n型抹除区的p型阱。6.如权利要求1所述的非挥发性存储器结构，其特征在于，还包括自行对准金属硅化物阻挡层，位于所述第一浮置栅极和所述第二浮置栅极上。7.如权利要求1所述的非挥发性存储器结构，其特征在于，位于所述第一浮置栅极和所述第一有源区之间的重叠区域为A1，位于所述第一浮置栅极和所述n型抹除区之间的重叠区域为A2，且A1对A1和A2的总和的比值大于75％。8.如权利要求1所述的非挥发性存储器结构，其特征在于，位于所述第二浮置栅极和所述第二有源区之间的重叠区域为A3，位于所述第二浮置栅极和所述n型抹除区之间的重叠区域为A4，且A3对A3和A4的总和的比值大于75％。9.如权利要求1所述的非挥发性存储器结构，其特征在于，还包括额外部分，位于所述n型抹除区的所述...

【专利技术属性】
技术研发人员：陈英哲，陈纬仁，孙文堂，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：中国台湾,71