具有高耦合比率的闪存器件制造技术

一种闪存单元结构包括半导体衬底、衬垫介电层、浮动栅极、控制栅极和阻挡层。在半导体衬底上设置衬垫介电层。在衬垫介电层上方设置浮动栅极，其中，浮动栅极具有与衬垫介电层相对的顶面，并且顶面包括在其上形成的至少一个凹槽。在浮动栅极的顶面上方设置控制栅极。在浮动栅极与控制栅极之间设置阻挡层。本发明专利技术的实施例还涉及具有高耦合比率的闪存器件。

【技术实现步骤摘要】
具有高耦合比率的闪存器件
本专利技术的实施例涉及集成电路器件，更具体地，涉及具有高耦合比率的闪存器件。
技术介绍
近些年，随着便携式电子器件变得越来越流行，闪存器件的功耗已经成为一个重要的问题。常规闪存器件具有带有许多存储单位(即，存储单元)的存储阵列。存储单位的每个形成为包括浮动栅极和控制栅极的场效应晶体管。浮动栅极配置为固定电荷，并且在半导体衬底的有源区域上方的氧化物层上制造。浮动栅极通过氧化物层与半导体衬底中的源极/漏极区域分离。可以通过将电子从衬底通过氧化物层注入至浮动栅极来对每个存储单元编程或充电。在擦除操作期间，可以从浮动栅极去除电荷。可以通过浮动栅极中积累的电荷来判断每个存储单元的数据。闪存的重要的质量指标包括其功耗和可靠性。
技术实现思路
本专利技术的实施例提供了一种闪存单元结构，包括：半导体衬底；衬垫介电层，设置在所述半导体衬底上；浮动栅极，设置在所述衬垫介电层上方，其中，所述浮动栅极具有与所述衬垫介电层相对的顶面，并且所述顶面包括在所述顶面上形成的至少一个凹槽；控制栅极，设置在所述浮动栅极的所述顶面上方；阻挡层，设置在所述浮动栅极与所述控制栅极之间。本专利技术的另一实本文档来自技高网...

【技术保护点】
一种闪存单元结构，包括：半导体衬底；衬垫介电层，设置在所述半导体衬底上；浮动栅极，设置在所述衬垫介电层上方，其中，所述浮动栅极具有与所述衬垫介电层相对的顶面，并且所述顶面包括在所述顶面上形成的至少一个凹槽；控制栅极，设置在所述浮动栅极的所述顶面上方；阻挡层，设置在所述浮动栅极与所述控制栅极之间。

【技术特征摘要】
2016.01.05 US 14/988,5111.一种闪存单元结构，包括：半导体衬底；衬垫介电层，设置在所述半导体衬底上；浮动栅极，设置在所述衬垫介电层上方，其中，所述浮动栅极具有与所述衬垫介电层相对的顶面，并且所述顶面包括在所述顶面上形成的至少一个凹槽；控制栅极，设置在所述浮动栅极的所述顶面上方；阻挡层，设置在所述浮动栅极与所述控制栅极之间。2.根据权利要求1所述的闪存单元结构，其中，所述阻挡层共形地形成在所述浮动栅极的所述顶面上。3.根据权利要求1所述的闪存单元结构，其中，所述阻挡层包括顶面和在所述顶面上形成的至少一个沟渠，所述沟渠与所述浮动栅极的所述凹槽对准。4.根据权利要求1所述的闪存单元结构，其中，所述阻挡层包括顶面和在所述顶面上形成的至少一个沟渠，并且所述沟渠的宽度小于所述凹槽的宽度。5.根据权利要求1所述的闪存单元结构，其中，所述浮动栅极还包括与所述衬垫介电层物理接触的底面，并且所述顶面的表面粗糙度大于所述底面的表面粗糙度。6.根据权利要求1所述的闪存单元结构，其中，所述凹槽包括至少一个沟槽，并且所述沟槽具有从所述浮动栅极的厚度的8％至80％的范围的深度。7.根据权利要求1...

【专利技术属性】
技术研发人员：林玉珠，廖宏哲，庄坤苍，许世禄，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71