薄膜晶体管及其制备方法、阵列基板技术

本发明专利技术提出一种薄膜晶体管及其制备方法、阵列基板，其中该薄膜晶体管包括：基板、有源层、栅极绝缘层、栅极、层间绝缘层及源漏极，其特征在于，还包括设置在所述有源层上方的至少一层金属氧化物半导体层。上述薄膜晶体管及其制备方法、阵列基板，通过引入金属氧化物半导体，在晶体管的垂直方向构建弱反型异质结，纵向异质结弱反型的特性在水平方向引入窄带高阻区，避开了结型场效应晶体管耗尽型的特性，达到了抑制漏电流、调节阀值电压的目的。同时纵向异质结反型电荷积累的特点在水平方向表现出大电流特性，实现了高开关比，从而实现了N沟道薄膜晶体管性能方面的提升。

Thin film transistor, method of manufacturing the same, and array substrate

The invention provides a thin film transistor and a preparation method thereof, wherein the thin film transistor array substrate includes a substrate, an active layer, a gate insulating layer, a gate electrode, an interlayer insulating layer and the source drain, which is characterized in that which are arranged on the active layer at the top of the at least one layer of metal oxide semiconductor layer. The thin film transistor and its preparation method, array substrate, by introducing metal oxide semiconductor, construction of weak inversion heterojunction transistor in the vertical direction, the longitudinal characteristics of heterojunction weak inversion into narrowband high resistance region in the horizontal direction, to avoid the characteristics of JFET depletion, can suppress the leakage current, regulation the purpose of the threshold voltage. At the same time, the characteristics of the charge accumulation in the vertical heterojunction show high current characteristics in the horizontal direction, thus achieving a high switching ratio, thus achieving the improvement of the performance of the N channel thin film transistor.

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种薄膜晶体管及其制备方法、包括该薄膜晶体管的阵列基板。
技术介绍
LTPS(LowTemperaturePoly-silicon，低温多晶硅)技术一种将激光投射于非晶硅结构的玻璃基板上，使得非晶硅结构的玻璃基板吸收激光能量，转变为多晶硅结构的技术。由于LTPS薄膜具有较低的缺陷态密度和较高的载流子迁移率(50-300cm2/VS)，以低温多晶硅薄膜为电子元件的显示器表现出高分辨率、反应速度快、高亮度和高开口率等优点，因此LTPS技术目前在显示技术应用比较广泛。其中，基于LTPS技术的晶体管容易产生热载流子，热载流子产生的界面态增大了薄膜晶体管的漏电流，同时降低了器件的可靠性。漏电流是薄膜晶体管的一个重要参数，高的漏电流会造成画面闪烁、灰阶下降、对比度降低等产品不良。为保证器件的可靠性。为了减小漏电流，现有技术通常利用低剂量的离子注入来降低水平方向的电场抑制热生载流子。然而该方法需要昂贵的离子植入设备，生产效率较低，生产成本较高。此外离子注入引起的晶格损伤需要高温退火来消除，增加了工艺复杂性，降低了生产效率。
技术实现思路
有鉴于此，有必要提供一种薄膜晶体管及其制备方法、阵列基板，能够抑制漏电流、调节阀值电压，提升薄膜晶体管性能。本专利技术公开了一种薄膜晶体管，其包括基板、有源层、栅极绝缘层、栅极、层间绝缘层及源漏极，还包括设置在所述有源层上方的至少一层金属氧化物半导体层。作为一种实施方式，在所述基板上顺序设置所述有源层、所述至少一层金属氧化物半导体层、所述栅极绝缘层、所述栅极、所述层间绝缘层及所述源漏极。作为一种实施方式，所述薄膜晶体管为底栅结构，在所述基板上顺序设置所述栅极、所述栅极绝缘层、所述有源层、所述至少一层金属氧化物半导体层、所述层间绝缘层及所述源漏极。作为一种实施方式，所述至少一层金属氧化物半导体层覆盖在所述有源层中的源区和漏区上。作为一种实施方式，每层所述金属氧化物半导体层的材料为MoO3、WO3、V2O5、ZnO、TiO2或NiO中任意一种。本专利技术还公开了一种阵列基板，其包括如上述任一项所述的薄膜晶体管。本专利技术还公开了一种薄膜晶体管的制备方法，其包括：在基板上形成有源层；在所述有源层上制备至少一层金属氧化物半导体层；在所述金属氧化物半导体层上制备源漏极。作为一种实施方式，在所述金属氧化物半导体层上制备源漏极，包括：在所述至少一层金属氧化物半导体层上依次制备栅极绝缘层、栅极、层间绝缘层及源漏极。作为一种实施方式，在基板上形成有源层之前，还包括：在所述基板上依次制备栅极和栅极绝缘层；在基板上形成有源层，具体为在所述栅极绝缘层上形成有源层；在所述至少一层金属氧化物半导体层上制备源漏极，包括：在所述至少一层金属氧化物半导体层上依次制备层间绝缘层和源漏极。作为一种实施方式，所述有源层包括源区和漏区，在所述有源层上制备至少一层金属氧化物半导体层，为：在所述源区和所述漏区上覆盖至少一层金属氧化物半导体层。上述薄膜晶体管及其制备方法、阵列基板，通过引入金属氧化物半导体，在晶体管的垂直方向构建弱反型异质结，纵向异质结弱反型的特性在水平方向引入窄带高阻区，避开了结型场效应晶体管耗尽型的特性，达到了抑制漏电流、调节阀值电压的目的。同时纵向异质结反型电荷积累的特点在水平方向表现出大电流特性，实现了高开关比，从而实现了N沟道薄膜晶体管性能方面的提升。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。图1a为本专利技术一实施例的薄膜晶体管的结构示意图；图1b为本专利技术另一实施例的薄膜晶体管的结构示意图；图2a为本专利技术又一实施例的薄膜晶体管的结构示意图；图2b为本专利技术又一实施例的薄膜晶体管的结构示意图；图3为本专利技术一实施例的薄膜晶体管中异质结界面的能级状态示意图；图4为本专利技术一实施例的薄膜晶体管的制备方法的流程示意图；图5为本专利技术另一实施例的薄膜晶体管的制备方法的流程示意图；图6为本专利技术又一实施例的薄膜晶体管的制备方法的流程示意图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。在本专利技术的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本专利技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。下面结合附图描述根据本专利技术实施例的薄膜晶体管及其制备方法、阵列基板。例如，本专利技术一实施例的薄膜晶体管包括基板、有源层、栅极绝缘层、栅极、层间绝缘层及源漏极，其特征在于，还包括在所述有源层和所述栅极绝缘层之间的至少一层金属氧化物半导体层。例如，上述薄膜晶体管的类型为N沟道薄膜晶体管或P沟道薄膜晶体管。又如，上述薄膜晶体管的结构为底栅结构或顶栅结构。请一并参阅图1a及图1b，如图1a或图1b所示，本专利技术一实施例的薄膜晶体管10，包括基板11、有源层12、栅极绝缘层13、栅极14、层间绝缘层16及源漏极17，此外，还包括位于有源层上方的至少一层金属氧化物半导体(MetalOxideSemiconductor，MOS)层16。例如，该至少一层MOS层位于有源层和栅极绝缘层之间；或者，该至少一层MOS层位于有源层和层间绝缘层之间。又如，该至少一层MOS层覆盖整个有源层，或者，该至少一层MOS层覆盖有源层的部分区域。在一个实施例中，该至少一层MOS层为图形化的MOS层。在对多晶硅进行沟道掺杂、形成有源层之后，以热蒸发、磁控溅射或溶液加工的方法形成至少一层图形化的MOS。例如，在对多晶硅进行沟道掺杂、形成有源层之后，制备至少一层覆盖整个有源层的MOS层，利用图形化的掩膜板，通过光刻、湿法刻蚀或干法刻蚀等工艺对该至少一层MOS层进行刻蚀，使其形成图案。又如，在对多晶硅进行沟道掺杂、形成有源层之后，利用图形化的掩膜板，以热蒸发、磁控溅射等方法在有源层上直接形成至少一层图形化的MOS层。其中，不同MOS层的材料相同或不同，每层MOS层的材料为MoO3、WO3、V2O5、ZnO、TiO2或NiO中任意一种。其中，有源层材料为P-Si，厚度为40～60nm；栅极材料为Mo，厚度为200～300nm；栅极绝缘层材料为SiO2，厚度为100～120nm；层间绝缘层材料为SiO2；厚度为400～500nm；源极和漏极材料为Ti/Al/Ti；厚度分别为50/500/70nm。在本专利技术实施例中，有源层为进行沟道掺杂后的低温多晶硅层，上述至少一层金属氧化物半导体与有源层在接触界面形成纵向异质结，由于无机半导体异质结电荷耗尽的特点，相当于在薄膜晶体管的水平方向增加了部分弱高阻态的区域，该水平方向引入的窄带高阻区，能抑制漏电流、调节阀值电压。此外，由于弱反型异质结电荷积累的的特点，在异质结界面形本文档来自技高网...

【技术保护点】
一种薄膜晶体管，包括基板、有源层、栅极绝缘层、栅极、层间绝缘层及源漏极，其特征在于，还包括设置在所述有源层上方的至少一层金属氧化物半导体层。

【技术特征摘要】
1.一种薄膜晶体管，包括基板、有源层、栅极绝缘层、栅极、层间绝缘层及源漏极，其特征在于，还包括设置在所述有源层上方的至少一层金属氧化物半导体层。2.如权利要求1所述的薄膜晶体管，其特征在于，在所述基板上顺序设置所述有源层、所述至少一层金属氧化物半导体层、所述栅极绝缘层、所述栅极、所述层间绝缘层及所述源漏极。3.如权利要求1所述的薄膜晶体管，其特征在于，在所述基板上顺序设置所述栅极、所述栅极绝缘层、所述有源层、所述至少一层金属氧化物半导体层、所述层间绝缘层及所述源漏极。4.如权利要求1所述的薄膜晶体管，其特征在于，所述至少一层金属氧化物半导体层覆盖在所述有源层中的源区和漏区上。5.如权利要求1所述的薄膜晶体管，其特征在于，每层所述金属氧化物半导体层的材料为MoO3、WO3、V2O5、ZnO、TiO2或NiO中任意一种。6.一种阵列基板，其特征在于，包括如权利要求1至5中任一项所述的薄膜晶体...

【专利技术属性】
技术研发人员：田金鹏，张毅先，任思雨，苏君海，李建华，
申请(专利权)人：信利惠州智能显示有限公司，
类型：发明
国别省市：广东;44