Superjunction semiconductor devices of the utility model relates to an optimized switching characteristic, which is characterized in that: the integrated capacitance zone into surface super junction semiconductor device in a trench gate type, integrated capacitor area includes gate capacitance plate, the first dielectric layer and a second conductive type body region; in section integrated capacitance area direction, the first insulation the dielectric layer and the semiconductor substrate adjacent areas are the second conductive type dielectric layer is arranged on the body; and a first insulating plate adjacent the gate capacitance, gate capacitance plate and a gate electrode electrically connected; the utility model introduces the integrated capacitor region, can effectively increase the device input capacitance Ciss, and device feedback capacitance Crss, the Coss output capacitance constant thus, reduce the feedback and input capacitance than Crss/Ciss, thereby improving the switching characteristic, reduce the switching process of dV/dt, and the device manufacturing method with the existing The semiconductor process is compatible, and the fabrication of the integrated capacitor area can be completed without increasing the process step, so the cost is not increased.
【技术实现步骤摘要】
本技术涉及一种超结半导体器件及制造方法,尤其是一种优化开关特性的超结半导体器件。
技术介绍
在中高压功率半导体器件领域,超结结构(SuperJunction)已经被广泛采用,对比传统功率MOSFET器件,超结结构MOSFET器件能获得更加优异的器件耐压与导通电阻的折中关系。超结结构形成于半导体器件的漂移区内,形成于述漂移区内的超结结构包括N导电类型柱(N柱)和P导电类型柱(P柱),N柱与P柱交替邻接设置而成的多个P-N柱对形成超结结构。N柱具有N导电类型杂质,P柱具有P导电类型杂质,且N柱的杂质量与P柱的杂质量保持一致。当具有超结结构的MOSFET器件截止时,超结结构中的N柱和P柱分别被耗尽,耗尽层从每个N柱与P柱间的P-N结界面延伸,由于N柱内的杂质量和P柱内的杂质量相等,因此耗尽层延伸并且完全耗尽N柱与P柱,从而支持器件耐压;当器件导通时,由于超结器件漂移区的电阻率更低,所以超结器件的导通电阻可以较普通器件大幅度降低,超结MOSFET器件的导通电阻较普通VDMOS器件可以降低70%左右。在器件开关过程中,由于超结结构中的P柱和N柱仅需要较低的漏极耐压(Vds)就会分别耗尽,导致器件开关过程中dV/dt较普通VDMOS明显偏大。此外,由于超结MOSFET芯片面积较同规格的普通VDMOS小50%左右,相应的寄生电容(如Ciss)也要相应变小,进一步加剧了开关过程中dV/dt的增加。在实际应用中,dV/dt的增加会导致较高的方向电压尖峰,增加系统电磁干扰EMI,严重的情况下甚至导致器件烧毁。在超结MOSFET的实际应用中,为降低器件开关过程中dV/dt的大 ...
【技术保护点】
一种优化开关特性的超结半导体器件器件,包括元胞区和终端保护区,所述元胞区位于器件的中心区,所述终端保护区环绕在所述元胞区的周围,所述元胞区包括半导体基板,所述半导体基板包括第一导电类型衬底(02)及位于第一导电类型衬底(02)上且邻接的第一导电类型漂移区(01),所述第一导电类型漂移区(01)的上表面为半导体基板的第一主面(001),所述第一导电类型衬底(02)的下表面为半导体基板的第二主面(002);所述第一导电类型漂移区(01)内设置有若干超结结构,所述超结结构由第一导电类型柱(11)和第二导电类型柱(12)交替排布而成,所述第一导电类型柱(11)和第二导电类型柱(12)沿着第一主面(001)指向第二主面(002)的方向延伸;在第一导电漂移区(01)内的第二导电类型柱(12)上设有第二导电类型体区(13),且第二导电类型体区(13)设于第一导电漂移区(01)内,所述第二导电类型体区(13)内设有第一导电类型源区(17),所述第一导电类型源区(17)设置在第二导电类型体区(13)的两侧,所述第二导电类型体区(13)之间设有栅沟槽(04),且第二导电类型体区(13)内的第一导电类型源区 ...
【技术特征摘要】
1.一种优化开关特性的超结半导体器件器件,包括元胞区和终端保护区,所述元胞区位于器件的中心区,所述终端保护区环绕在所述元胞区的周围,所述元胞区包括半导体基板,所述半导体基板包括第一导电类型衬底(02)及位于第一导电类型衬底(02)上且邻接的第一导电类型漂移区(01),所述第一导电类型漂移区(01)的上表面为半导体基板的第一主面(001),所述第一导电类型衬底(02)的下表面为半导体基板的第二主面(002);所述第一导电类型漂移区(01)内设置有若干超结结构,所述超结结构由第一导电类型柱(11)和第二导电类型柱(12)交替排布而成,所述第一导电类型柱(11)和第二导电类型柱(12)沿着第一主面(001)指向第二主面(002)的方向延伸;在第一导电漂移区(01)内的第二导电类型柱(12)上设有第二导电类型体区(13),且第二导电类型体区(13)设于第一导电漂移区(01)内,所述第二导电类型体区(13)内设有第一导电类型源区(17),所述第一导电类型源区(17)设置在第二导电类型体区(13)的两侧,所述第二导电类型体区(13)之间设有栅沟槽(04),且第二导电类型体区(13)内的第一导电类型源区(17)与栅沟槽(04)邻接,所述栅沟槽(04)内设有栅氧化层(19)和栅电极(15),栅沟槽(04)上覆盖有第二绝缘介质层(18),所述栅电极(15)被栅氧化层(19)和第二绝缘介质层(18)包裹;半导体基板的第一主面(001)上设置源极金属(20),所述源极金属(20)与第二导电类型体区(13)、第一导电类型源区(17)欧姆接...
【专利技术属性】
技术研发人员:朱袁正,李宗清,
申请(专利权)人:无锡新洁能股份有限公司,
类型:新型
国别省市:江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。