【技术实现步骤摘要】
本专利技术涉及半导体制造，具体来说，本专利技术涉及一种超结mosfet结构及其制造方法。
技术介绍
1、功率半导体器件（mosfet）以其输入阻抗高、损耗低、开关速度快、无二次击穿、安全工作区宽、动态性能好、易与前极耦合实现大电流化、转换效率高等特性被普遍用于中低功率变换和控制领域。虽然功率mos器件在功率处理能力上已经得到了惊人的提高，但在高压领域中由于导通电阻ron的原因，使得功率mos器件的导通损耗随着耐压的提高而急速上升。为了提高耐压、降低导通损耗，一系列的新结构、新技术应运而生。而其中用来提高功率mos器件性能的超结(super junction)技术在高压领域的作用非常显着，吸引了大批器件供应商投入资金研发，目前已经成功开发并且已经投入商业应用。
2、super junction mosfet(超结mosfet)，最先由成都电子科技大学陈星弼院士所专利技术，后转让给德国英飞凌公司。作为功率mosfet领域里程碑的新型器件，超结mosfet打破了传统功率mosfet的理论极限，于1998年问世并很快走向市场。与普通高压mosfet相比，超结mosfet由于采用新的耐压层结构，利用了超结的概念，在几乎保持功率mosfet所有优点的同时，又有着极低的导通损耗，发热量非常低，另外还能够显着减小芯片面积，于是就称为cool mos。在此以600伏的功率晶体管为例，超结mosfet的导通电阻只有相同面积的传统功率晶体管的20％。而且其输出电容、输入电容也同步降低，器件的工作频率特性得到了提高。
3、在现有
技术实现思路
1、为此，本专利技术提供一种超结功率半导体器件及其制造方法，能够明显缩小元胞尺寸，降低导通电阻，其制造方法与现有工艺兼容且制简单。
2、为解决上述技术问题，本专利技术提供一种超结功率半导体器件，自下而上依次设置第一导电类型衬底、外延层、绝缘介质层和源极金属，在所述外延层靠近绝缘介质层的一侧设有多条第二导电类型柱，每一条所述第二导电类型柱由n段第二导电类型短柱组成，其中，n为大于或等于2的整数；将所述外延层与所述绝缘介质层的交界面设为水平面，所述第二导电类型短柱偏转于所述水平面的铅锤线；同一条第二导电类型柱内，各所述第二导电类型短柱的偏转方向一致，相邻的所述第二导电类型柱内，所述第二导电类型短柱的偏转方向相反。
3、在本专利技术的一种实施方式中，所述第二导电类型短柱与所述水平面的铅锤线之间的偏转角度范围为2°至15°。
4、在本专利技术的一种实施方式中，在所述外延层靠近所述绝缘介质层的一侧设置第二导电类型体区与栅极沟槽，在所述第二导电类型体区靠近所述绝缘介质层的一侧设置第一导电类型源区，栅极沟槽从所述外延层与所述绝缘介质层的交界面向第一导电类型衬底延伸，穿透第一导电类型源区、第二导电类型体区进入外延层内，所述栅极沟槽内设置栅氧层与导电多晶硅，所述导电多晶硅接栅极电位，在所述绝缘介质层内设置通孔，源极金属通过通孔与第一导电类型源区、第二导电类型体区欧姆接触。
5、在本专利技术的一种实施方式中，所述第二导电类型柱内靠近所述绝缘介质层一侧的所述第二导电类型短柱与所述第二导电类型体区连接，相邻的所述第二导电类型柱之间设置有所述栅极沟槽。
6、在本专利技术的一种实施方式中，所述外延层由第一层第一导电类型外延层、第二层第一导电类型外延层至第n层第一导电类型外延层组成，其中，n为大于或等于2的整数。
7、本专利技术还提供一种所述的超结功率半导体器件的制作方法，包括如下步骤：
8、步骤一：提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型半导体，形成第一层第一导电类型外延层，所述第一导电类型衬底远离第一层第一导电类型外延层的一侧为晶圆的背面，另一侧为晶圆的正面，第一层第一导电类型外延层的上表面为第一平面；
9、步骤二：在第一平面上淀积二氧化硅，形成第一阻挡层；
10、步骤三：选择性刻蚀第一阻挡层，然后刻蚀第一层第一导电类型外延层，形成第一梯形沟槽；
11、步骤四：在晶圆正面带角度旋转注入第二导电类型杂质，使得第一梯形沟槽的侧壁内形成第一第二导电类型短柱，所述第一第二导电类型柱的一端与第一阻挡层接触，另一端远离第一梯形沟槽的底壁；
12、步骤五：去除第一平面上方的第一阻挡层；
13、步骤六：在晶圆正面生长电阻率与第一层第一导电类型外延层相同的第一导电类型半导体，并填充满第一梯形沟槽；
14、步骤七：研磨去除第一平面上方的第一导电类型半导体；
15、步骤八：在晶圆正面生长第一导电类型半导体，形成第二层第一导电类型外延层，第二层第一导电类型外延层的上表面为第二平面；
16、步骤九：在第二平面上淀积二氧化硅，形成第二阻挡层；
17、步骤十：选择性刻蚀第二阻挡层，然后刻蚀第二层第一导电类型外延层，形成第二梯形沟槽，所述第二梯形沟槽的底壁位于第一平面下方的第一导电类型半导体内；
18、步骤十一：在晶圆正面带角度旋转注入第二导电类型杂质，使得第二梯形沟槽的侧壁内形成第二第二导电类型短柱，所述第二第二导电类型柱的一端与第二阻挡层接触，另一端位于第一平面附近；
19、步骤十二：去除第二平面上方的第二阻挡层；
20、步骤十三：在晶圆正面生长电阻率与第二层第一导电类型外延层相同的第一导电类型半导体，并填充满第二梯形沟槽；
21、步骤十四：研磨去除第二平面上方的第一导电类型半导体；
22、步骤十五：可以继续重复步骤八至步骤十四，形成第三平面、第四平面直至第n平面，n为大于或等于2的整数，最终形成外延层；
23、步骤十六：在第n平面上进行常规的沟槽栅金属氧化物半导体场效应管的制造，形成沟槽栅金属氧化物半导体场效应管结构。
24、在本专利技术的一种实施方式中，当所述超结功率半导体器件为n型器件时，第一导电类型为n型，第二导电类型为p型；或者，当所述超结功率半导体器件为p型器件时，第一导电类型为p型，第二导电类型为n型。
25、本专利技术的上述技术方案相比现有技术具有以下优点：
26、本专利技术的结构在连续两次刻蚀梯形沟槽时，如果发生误差，不会破坏p型短柱，避免了击穿电压下降和工艺窗口变窄的情况，从而保证器件性能不受损。本专利技术的p型短柱与铅锤线之间的偏转的夹角能够保证工艺窗口。
27、本专利技术在旋转注入第二导电类型杂质的角度出现较大误差的情况下，第二梯形沟槽的底壁也不会误注入硼，从而避免导通电阻剧增的问题，也本文档来自技高网...
【技术保护点】
1.一种超结功率半导体器件，自下而上依次设置第一导电类型衬底、外延层、绝缘介质层和源极金属，其特征在于，
2.根据权利要求1所述的一种超结功率半导体器件，其特征在于，所述第二导电类型短柱与所述水平面的铅锤线之间的偏转角度范围为2°至15°。
3.根据权利要求1所述的一种超结功率半导体器件，其特征在于，在所述外延层靠近所述绝缘介质层的一侧设置第二导电类型体区与栅极沟槽，在所述第二导电类型体区靠近所述绝缘介质层的一侧设置第一导电类型源区，栅极沟槽从所述外延层与所述绝缘介质层的交界面向第一导电类型衬底延伸，穿透第一导电类型源区、第二导电类型体区进入外延层内，所述栅极沟槽内设置栅氧层与导电多晶硅，所述导电多晶硅接栅极电位，在所述绝缘介质层内设置通孔，源极金属通过通孔与第一导电类型源区、第二导电类型体区欧姆接触。
4.根据权利要求3所述的一种超结功率半导体器件，其特征在于，所述第二导电类型柱内靠近所述绝缘介质层一侧的所述第二导电类型短柱与所述第二导电类型体区连接，相邻的所述第二导电类型柱之间设置有所述栅极沟槽。
5.根据权利要求1所述的一种超
6.根据权利要求1-5任一项所述的一种超结功率半导体器件，其特征在于，当所述超结功率半导体器件为N型器件时，第一导电类型为N型，第二导电类型为P型；或者，当所述超结功率半导体器件为P型器件时，第一导电类型为P型，第二导电类型为N型。
7.一种权利要求1-6任一项所述的超结功率半导体器件的制作方法，其特征在于，包括如下步骤：
8.根据权利要求7所述的一种超结功率半导体器件，其特征在于，当所述超结功率半导体器件为N型器件时，第一导电类型为N型，第二导电类型为P型；或者，当所述超结功率半导体器件为P型器件时，第一导电类型为P型，第二导电类型为N型。
...【技术特征摘要】
1.一种超结功率半导体器件，自下而上依次设置第一导电类型衬底、外延层、绝缘介质层和源极金属，其特征在于，
2.根据权利要求1所述的一种超结功率半导体器件，其特征在于，所述第二导电类型短柱与所述水平面的铅锤线之间的偏转角度范围为2°至15°。
3.根据权利要求1所述的一种超结功率半导体器件，其特征在于，在所述外延层靠近所述绝缘介质层的一侧设置第二导电类型体区与栅极沟槽，在所述第二导电类型体区靠近所述绝缘介质层的一侧设置第一导电类型源区，栅极沟槽从所述外延层与所述绝缘介质层的交界面向第一导电类型衬底延伸，穿透第一导电类型源区、第二导电类型体区进入外延层内，所述栅极沟槽内设置栅氧层与导电多晶硅，所述导电多晶硅接栅极电位，在所述绝缘介质层内设置通孔，源极金属通过通孔与第一导电类型源区、第二导电类型体区欧姆接触。
4.根据权利要求3所述的一种超结功率半导体器件，其特征在于，所述第二导电类型柱内靠近所述绝缘介质层一侧的所述第二导电类...
【专利技术属性】
技术研发人员：朱袁正，周锦程，李宗清，
申请(专利权)人：无锡新洁能股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。