一种可用于制造技术

本发明专利技术公开了一种可用于

【技术实现步骤摘要】
一种可用于LTPO显示屏的移位寄存器电路


[0001]本专利技术属于移位寄存器领域，尤其涉及一种可用于
LTPO
显示屏的移位寄存器电路
。

技术介绍

[0002]薄膜晶体管通常包括低温多晶硅晶体管
(LTPS TFT)
和金属氧化物晶体管
(Oxide TFT)
，相较于低温多晶硅晶体管，金属氧化物晶体管具有更低的漏电流
。
在
OLED
产品中，尤其是手载显示屏，可能会通过降低帧频
(
如降低至
1Hz)
来降低功耗提高待机时间，这就要求显示屏每帧的亮度基本稳定，否则会有屏闪的显示问题，业界做法通常是将像素电路中连接驱动
TFT
栅极
(
该点电压决定发光电流
)
的
TFT
换成漏电流更小的
Oxide TFT
，以减小因漏电流导致该点电压的变化，保证低频下每帧亮度的稳定
。
这种
LTPS TFT
与
Oxide TFT
相结合的技术叫做
LTPO
技术
。
而现有技术中的
Oxide TFT
大多是
N
型的
TFT
，因此，迫切需要对
P
型
LTPS TFT
的移位寄存器电路也做出相应改变
。

技术实现思路

[0003]本专利技术的目的是提供一种能输出稳定的用于驱动
Oxide TFT
的栅极信号的移位寄存器电路
(
也叫栅极驱动电路
)。
[0004]为实现上述目的，本专利技术提供了如下方案：一种可用于
LTPO
显示屏的移位寄存器电路，包括：
[0005]若干个栅极驱动单元；
[0006]其中，每个所述栅极驱动单元包括信号输入端
、
第一时钟输入端
、
第二时钟输入端
、
第三时钟输入端
、
第四时钟输入端
、
信号输出端；
[0007]第一个所述栅极驱动单元的信号输入端用于接收外部
STV
信号；
[0008]所述第一时钟输入端
、
第二时钟输入端
、
第三时钟输入端
、
第四时钟输入端分别对应接收第一时钟信号
、
第二时钟信号
、
第三时钟信号
、
第四时钟信号；
[0009]所述信号输出端用于输出驱动信号，基于所述驱动信号驱动像素电路；
[0010]前一个所述栅极驱动单元输出的驱动信号作为后一个所述栅极驱动单元的输入信号
。
[0011]优选地，所述栅极驱动单元包括晶体管
、
电容；
[0012]其中，所述晶体管包括第一晶体管
、
第二晶体管
、
第三晶体管
、
第四晶体管
、
第五晶体管
、
第六晶体管
、
第七晶体管
、
第八晶体管；
[0013]所述电容包括第一电容
、
第二电容
、
第三电容
、
第四电容；
[0014]所述第一晶体管
、
第三晶体管
、
第五晶体管
、
第七晶体管
、
第八晶体管依次连接；
[0015]所述第二晶体管分别与所述第一晶体管
、
第三晶体管
、
第五晶体管
、
第六晶体管
、
第七晶体管连接；
[0016]所述第四晶体管与所述第五晶体管连接；
[0017]所述第六晶体管分别与所述第一晶体管
、
第二晶体管
、
第三晶体管
、
第八晶体管连接；
[0018]所述第一电容的第一端耦接于负电源输入脚上，第二端耦接于第一晶体管
、
第二晶体管
、
第三晶体管
、
第八晶体管的第一交点；
[0019]所述第二电容的第一端耦接于负电源输入脚上，第二端耦接于第三晶体管
、
第五晶体管之间的第二交点；
[0020]所述第三电容的第一端耦接于第六晶体管上，第二端耦接于第一晶体管
、
第二晶体管
、
第三晶体管
、
第六晶体管
、
第八晶体管的第三交点；
[0021]所述第四电容的第一端耦接于第三时钟输入端和第七晶体管之间，第二端耦接于第二晶体管
、
第五晶体管
、
第七晶体管的第四交点
。
[0022]优选地，所述栅极驱动单元的输入输出过程包括，
[0023]P1
阶段：所述第一时钟信号为低电平，第一晶体管导通，
STV
为低电平，则第一交点为低电平；
[0024]所述第三晶体管导通，则第二交点为低电平；
[0025]所述第二晶体管导通，第三时钟信号为低电平，则第四交点为低电平；
[0026]所述第六晶体管导通，第四时钟信号为低电平，则第三交点为低电平；
[0027]所述第七晶体管导通，则信号输入端输出低电平
。
[0028]优选地，所述栅极驱动单元的输入输出过程包括，
[0029]P2
阶段：所述第一时钟信号为低电平，第一晶体管导通，
STV
为高电平，则第一交点为高电平；
[0030]所述第三晶体管截止，基于第二电容的稳压状态，第二交点继续保持低电平；
[0031]所述第二晶体管截止，基于第四电容的稳压状态，第四交点继续保持低电平；
[0032]所述第六晶体管截止，基于第三电容的耦合作用，第三交点电压跟随第一交点的上拉而被拉到高电平；
[0033]所述第七晶体管导通，则信号输入端输出低电平
。
[0034]优选地，所述栅极驱动单元的输入输出过程包括，
[0035]P3
阶段：所述第一时钟信号为高电平，第一晶体管截止，基于第一电容的稳压，第一交点继续保持高电平；
[0036]所述第三晶体管截止，基于第二电容的稳压状态，第二交点继续保持低电平；
[0037]所述第二晶体管截止，基于第四电容的稳压状态，第四交点继续保持低电平；
[0038]所述第六晶体管截止，基于第三电容的稳压状态，第三交点电压保持高电平；
[0039]所述第七晶体管导通，则信号输入端输出低电平
。
[0040]优选地，所述栅极驱动单元的输入输出本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种可用于
LTPO
显示屏的移位寄存器电路，其特征在于，包括：若干个栅极驱动单元；其中，每个所述栅极驱动单元包括信号输入端
、
第一时钟输入端
、
第二时钟输入端
、
第三时钟输入端
、
第四时钟输入端
、
信号输出端；第一个所述栅极驱动单元的信号输入端用于接收外部
STV
信号；所述第一时钟输入端
、
第二时钟输入端
、
第三时钟输入端
、
第四时钟输入端分别对应接收第一时钟信号
、
第二时钟信号
、
第三时钟信号
、
第四时钟信号；所述信号输出端用于输出驱动信号，基于所述驱动信号驱动像素电路；前一个所述栅极驱动单元输出的驱动信号作为后一个所述栅极驱动单元的输入信号
。2.
根据权利要求1所述的可用于
LTPO
显示屏的移位寄存器电路，其特征在于，所述栅极驱动单元包括晶体管
、
电容；其中，所述晶体管包括第一晶体管
、
第二晶体管
、
第三晶体管
、
第四晶体管
、
第五晶体管
、
第六晶体管
、
第七晶体管
、
第八晶体管；所述电容包括第一电容
、
第二电容
、
第三电容
、
第四电容；所述第一晶体管
、
第三晶体管
、
第五晶体管
、
第七晶体管
、
第八晶体管依次连接；所述第二晶体管分别与所述第一晶体管
、
第三晶体管
、
第五晶体管
、
第六晶体管
、
第七晶体管连接；所述第四晶体管与所述第五晶体管连接；所述第六晶体管分别与所述第一晶体管
、
第二晶体管
、
第三晶体管
、
第八晶体管连接；所述第一电容的第一端耦接于负电源输入脚上，第二端耦接于第一晶体管
、
第二晶体管
、
第三晶体管
、
第八晶体管的第一交点；所述第二电容的第一端耦接于负电源输入脚上，第二端耦接于第三晶体管
、
第五晶体管之间的第二交点；所述第三电容的第一端耦接于第六晶体管上，第二端耦接于第一晶体管
、
第二晶体管
、
第三晶体管
、
第六晶体管
、
第八晶体管的第三交点；所述第四电容的第一端耦接于第三时钟输入端和第七晶体管之间，第二端耦接于第二晶体管
、
第五晶体管
、
第七晶体管的第四交点
。3.
根据权利要求1所述的可用于
LTPO
显示屏的移位寄存器电路，其特征在于，所述栅极驱动单元的输入输出过程包括，
P1
阶段：所述第一时钟信号为低电平，第一晶体管导通，
STV
为低电平，则第一交点为低电平；所述第三晶体管导通，则第二交点为低电平；所述第二晶体管导通，第三时钟信号为低电平，则第四交点为低电平；所述第六晶体管导通，第四时钟信号为低电平，则第三交点为低电平；所述第七晶体管导通，则信号输入端输出低电平
。4.
根据权利要求1所述的可用于...

【专利技术属性】
技术研发人员：胡中艺，王士锋，胡君文，
申请(专利权)人：信利惠州智能显示有限公司，
类型：发明
国别省市：