持久性存储器的块存储孔制造技术

一种用于访问包括至少一个主处理器和至少一个存储器总线的计算机系统中的非易失性存储器(NVM)设备的装置和方法。通过NVM设备控制器，NVM设备可通信地可耦合到存储器总线，从而允许主处理器经由存储器总线向NVM设备控制器发出一个或多个存储器加载/存储命令来访问可存储在NVM设备内的持久性数据。因为NVM设备控制器包括定义用于访问存储在NVM设备内的持久性数据的至少一个地址范围的至少一个块窗口或孔，所以计算机系统可以使用NVM设备的全部容量，而不会过度地受限于主处理器施加的物理寻址限制或由主处理器执行的操作系统施加的限制。

【技术实现步骤摘要】
【国外来华专利技术】专利技术人：M.A.施米索伊尔、A.M.鲁多夫、M.纳基穆图、M.S.纳图、R.P.曼戈德、D.D.斯图尔特
技术介绍
在传统的计算机系统中，可以将包括非易失性存储器的块存储设备可通信地耦合到块存储设备控制器，依次地，通过系统总线可以将块存储设备控制器可通信地耦合到处理器。这样的系统总线通常被实现为外围组件快速互连(PCIe)总线，允许处理器通过向块存储设备控制器经由PCIe总线发出一个或多个输入/输出(I/O)命令来访问存储在块存储设备中的块数据。从处理器通过PCIe总线接收到I/O命令，该块存储设备控制器可以执行包括一个或多个直接存储器访问(DMA)操作的I/O处理，以访问可存储在块存储设备中的块数据，和最终通过PCIe总线将信号发送到所述处理器以通讯完成I/O处理。然而，由块存储设备控制器与PCIe总线一起进行这样的I/O处理可能会导致在这样传统的计算机系统中的块写入/读出操作的处理中的延迟。附图说明包含在说明书中并构成本说明书的一部分的附图示出了本文描述的一个或多个实施例，并且与详细描述一起解释这些实施例。在附图中：图1是示出根据本申请的用于在计算机系统中访问至少一个非易失性存储器(NVM)设备的示例性装置的方框图，至少一个非易失性存储器(NVM)设备连同NVM设备控制器一起可以被计算机系统整体地视为块存储设备；图2是示出包括在图1的装置中的NVM设备控制器的方框图；图3是示出包括在图2的NVM设备控制器中的示例性块窗口、多个示例性的控制寄存器、示例性的地址转换部件以及示例性的媒体管理转换表的方框图；图4是示出操作图2的NVM设备控制器的示例性方法的流程图；图5是示例性可以使用图2的NVM设备控制器的计算机系统的方框图；图6a是示出图2的NVM设备控制器的示例性的备选实施例的方框图，包括由主处理器使用的示例性的邮箱，用于发出和监测由主处理器通过存储器总线发送到NVM设备控制器的一个或多个命令，如存储器加载/存储命令；图6b是示出由主处理器在用图6a的邮箱发出相应命令到NVM设备控制器中时使用的与相应命令相关联的示例性操作码格式、与操作码格式相关联的示例性写保护位和示例性输入有效载荷格式的图；图6c是示出使用图6a的邮箱监测相应命令完成中由主处理器使用的与相应命令相关联的示例性状态码格式以及示例性输出有效载荷格式的图；以及图7a-7b描绘示出由主处理器使用图6a的邮箱发出命令通过存储器总线到NVM设备控制器和监测命令完成的状态的示例性的方法的流程图。具体实施方式公开了一种用于在包括至少一个主处理器和至少一个存储器总线的计算机系统中访问至少一个非易失性存储器(NVM)设备的装置和方法。在所公开的装置和方法中，NVM设备通过NVM设备控制器可通信地耦合到所述存储器总线，从而使主处理器通过经由存储器总线发出一个或多个存储器的加载/存储命令到NVM设备控制器来访问可存储在NVM设备中的持久性数据。该计算机系统与主处理器一起可以实现块存储驱动器，以及NVM设备连同NVM设备控制器一起可以被计算机系统整体地视为块存储设备。因为NVM设备控制器包括至少一个块窗口(这种块窗口在本文中也被称为“孔”)，其定义了用于访问可存储在NVM设备中的持久性数据的一个或多个块的至少一个地址范围，该计算机系统可以有利地具有降低的延迟，方便地使用NVM设备的全部容量，而不会过度地受限于靠主处理器施加的物理寻址限制或由主处理器执行的操作系统(OS)施加的限制。图1描述了根据本申请用于访问计算机系统中的至少一个NVM设备的示例性装置100的说明性实施例。如图1所示，装置100包括主处理器101和分别由一个或多个存储器总线103.1-103.n可通信地耦合到主处理器101的一个或多个NVM设备控制器102.1-102.n(在本文中也被称为“NVM控制器”)。如图1进一步所示，可以将一个或多个NVM设备可通信地耦合到所述NVM控制器102.1-102.n的每一个。例如，可以将一个或多个NVM设备104.1-104.m可通信地耦合到NVM控制器102.1，依次，可以将NVM控制器102.1经由存储器总线103.1可通信地耦合到主处理器101。同样地，可以将一个或多个NVM设备106.1-106.p可通信地耦合到NVM控制器102.n，依次，可以将NVM控制器102.n经由存储器总线103.n可通信地耦合到主处理器101。在图1的示例性装置100中，主处理器101可以使用一个或多个处理器、一个或多个多核处理器和/或任何其它合适的处理器或多个处理器来实现。此外，每个NVM设备104.1-104.m、106.1-106.p可以包括诸如使用单比特每存储单元的NAND或NOR闪速存储器的非易失性存储器(NVM)、多层单元(MLC)存储器例如具有两比特每单元的NAND闪速存储器、聚合物存储器、相变存储器(PCM)、基于纳米线的电荷俘获存储器、铁电晶体管随机存取存储器(FeTRAM)、3维交叉点存储器、使用存储电阻(忆阻器)技术的非易失性存储器、或任何其它合适的非易失性存储器、NVM设备、或持久的数据存储介质。图2描述了可以在图1的装置100中采用的示例性NVM控制器202。如图2所示，NVM控制器202包括至少一个块窗口(孔)208、多个控制寄存器212、地址转换部件214、媒体管理转换表216、可选的加密部件218和可选的解密部件220。如图2进一步所示，可以将NVM设备204可通信地耦合到NVM控制器202，依次，可以将NVM控制器202经由存储器总线203可通信地耦合到主处理器101(参见图1)。在图2的示例性NVM控制器202中，孔208定义了用于访问可存储在NVM设备204中的持久性数据的一个或多个块的地址范围。多个控制寄存器212可包括多个命令寄存器0-q、多个状态寄存器0-q和分别包含多个逻辑基本地址的多个存储器映射的基本地址寄存器0-q。上述多个存储器映射的基本地址寄存器0、1、...q的每个对应于由孔208定义的地址范围的预定部分。此外，多个状态寄存器0-q分别与多个命令寄存器0-q相关联，并且依次地，状态寄存器/命令寄存器对0、0、1、1、...、q、q分别与多个存储器映射的基本地址寄存器0-q相关联。地址转换部件214至少部分基于由主处理器101提供的信息，可操作地将由孔208定义的地址范围内的一个或多个逻辑地址转换成用于写入到NVM设备204的块(或从NVM设备204读出的块)的有效地址范围内的实际的物理地址。所述N本文档来自技高网...

【技术保护点】
一种访问可存储在计算机系统中的非易失性存储器(NVM)设备内的块数据的方法，所述计算机系统包括至少一个主处理器和至少一个存储器总线，所述方法包括：通过所述存储器总线，在控制器处接收来自所述主处理器的至少一个第一命令，所述第一命令包括存储器加载命令和存储器存储命令中的一个，所述第一命令进一步包括逻辑地址，所述控制器包括定义用于访问可存储在所述NVM设备内的块数据的至少一个地址范围的至少一个块窗口；通过所述控制器将包括在所述第一命令中的所述逻辑地址转换为所述NVM设备内的物理地址，所述逻辑地址符合由所述块窗口定义的所述地址范围的至少一部分；以及通过所述控制器访问所述NVM设备内的所述物理地址处的块数据。

【技术特征摘要】
【国外来华专利技术】1.一种访问可存储在计算机系统中的非易失性存储器(NVM)设备内的块数据的方法，
所述计算机系统包括至少一个主处理器和至少一个存储器总线，所述方法包括：
通过所述存储器总线，在控制器处接收来自所述主处理器的至少一个第一命令，所述
第一命令包括存储器加载命令和存储器存储命令中的一个，所述第一命令进一步包括逻辑
地址，所述控制器包括定义用于访问可存储在所述NVM设备内的块数据的至少一个地址范
围的至少一个块窗口；
通过所述控制器将包括在所述第一命令中的所述逻辑地址转换为所述NVM设备内的物
理地址，所述逻辑地址符合由所述块窗口定义的所述地址范围的至少一部分；以及
通过所述控制器访问所述NVM设备内的所述物理地址处的块数据。
2.如权利要求1所述的方法，其中所述控制器进一步包括与所述至少一个块窗口相关
联的至少一个命令寄存器，并且其中从所述主处理器接收所述至少一个第一命令包括在与
所述块窗口相关联的命令寄存器处接收所述第一命令。
3.如权利要求1或2所述的方法，其中所述第一命令包括存储器存储命令，其中，所述逻
辑地址包括逻辑块写入基本地址和定义与所述逻辑块写入基本地址的相对偏移的逻辑块
写入偏移地址，其中所述控制器进一步包括多个分别包含多个逻辑基本地址的基本地址寄
存器，所述多个逻辑基本地址中的每个对应于由所述块窗口定义的地址范围的预定部分，
并且其中所述方法进一步包括：
响应于所述存储器存储命令，至少基于包括在所述存储器存储命令中的一个或多个逻
辑块写入基本地址和逻辑块写入偏移地址，选择所述多个基本地址寄存器中的一个。
4.如权利要求3所述的方法，进一步包括：
通过所述存储器总线在所述控制器上接收块数据，所述块数据位于所述块窗口的所述
地址范围内的所述逻辑块写入基本地址的所述相对偏移处。
5.如权利要求4所述的方法，其中所述控制器进一步包括地址转换部件，并且其中所述
逻辑地址到所述NVM设备内的所述物理地址的转换包括由所述地址转换部件将包含在所选
择的基本地址寄存器中的逻辑基本地址和逻辑块写入偏移地址转换为所述NVM设备内的物
理地址。
6.如权利要求5所述的方法，其中所述控制器进一步包括媒体管理转换表，并且其中所
述方法进一步包括：
由所述媒体管理转换表执行一个或多个耗损均衡操作以实施所述NVM设备的一个或多
个耐力限度。
7.如权利要求5或6所述的方法，其中所述控制器进一步包括加密部件，并且其中所述
方法进一步包括：
由所述加密部件加密将在所述NVM设备内的物理地址处写入的块数据。
8.如权利要求5、6或7所述的方法，进一步包括：
由所述控制器将块数据写入到所述NVM设备内的所述物理地址。
9.如权利要求8所述的方法，其中所述控制器进一步包括至少一个状态寄存器，并且其
中所述方法进一步包括：
由所述控制器至少在一些时间在所述状态寄存器中设置至少一个错误标志，以指示与
将所述块数据写入到所述NVM设备内的所述物理地址相关的错误状态。
10.如权利要求1或2所述的方法，其中所述第一命令包括所述存储器加载命令，其中所
述逻辑地址包括逻辑块读取基本地址和定义与所述逻辑块读取基本地址的相对偏移的逻
辑块读取偏移地址，其中，所述控制器进一步包括多个分别包含多个逻辑基本地址的基本
地址寄存器，所述多个逻辑基本地址的每个对应于由所述块窗口定义的地址范围的预定部
分，并且其中所述方法进一步包括：
响应于所述存储器加载命令，至少基于包括在所述存储器加载命令中的一个或多个逻
辑块读取基本地址和逻辑块读取偏移地址来选择所述多个基本地址寄存器中的一个。
11.如权利要求10所述的方法，其中所述控制器进一步包括地址转换部件，并且其中逻
辑地址到NVM设备内的物理地址的转换包括由地址转换部件将包含在所选择的基本地址寄
存器中的逻辑基本地址和逻辑块读取偏移地址转换到NVM设备内的物理地址。
12.如权利要求11所述的方法，进一步包括：
由控制器从NVM设备内的物理地址读取块数据。
13.如权利要求12所述的方法，其中所述控制器进一步包括解密部件，并且其中所述方
法进一步包括：
由解密部件解密从NVM设备内的物理地址读取的块数据。
14.一种用于访问可存储在非易失性存储器(NVM)设备内的块数据的控制器，所述控制
器经由至少一个存储器总线可通信地可耦合到至少一个主处理器，所述控制器包括：
至少一个块窗口，定义用于访问可存储在所述NVM设备内的块数据的至少一个地址范
围；
至少一个命令寄存器，所述命令寄存器被操作以从所述主处理器经由存储器总线接收
至少一个第一命令，所述第一命令包括存储器加载命令和存储器存储命令中的一个，所述
第一命令具有包括逻辑偏移地址的逻辑地址；
多个控制寄存器，包括至少多个基本地址寄存器，所述多个基本地址寄存器分别包含
多个逻辑基本地址，每个...

【专利技术属性】
技术研发人员：M·A·施米索伊尔，A·M·鲁多夫，M·纳基穆图，M·S·纳图，R·P·曼戈德，D·D·斯图尔特，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US