绝缘栅型开关元件及其制造方法技术

本发明专利技术涉及绝缘栅型开关元件及其制造方法，并提供在具有连接区域的绝缘栅型开关元件中抑制栅极阈值的偏差的技术。在绝缘栅型开关元件的制造方法中，在半导体基板上形成具有第一部分和第二部分的栅极沟槽，第一部分在第一方向上具有第一宽度，第二部分在第一方向上具有与第一宽度相比较宽的第二宽度。在倾斜注入工序中，以绕与第一方向正交的轴倾斜的照射角度照射第二导电型杂质。第一宽度、第二宽度及照射角度被设定为，在第一部分的第一侧面上抑制向与第二半导体区的下端的位置相比靠下侧的注入，并且在第二部分的第二侧面上向与第二半导体区的下端的位置相比靠下侧进行注入。通过向第二侧面的注入而形成对体区与底部区域进行连接的连接区域。

【技术实现步骤摘要】

本说明书所公开的技术涉及一种绝缘栅型开关元件及其制造方法。另外，在本说明书中，绝缘栅型开关元件是指，具有与半导体基板绝缘的栅电极的开关元件。在绝缘栅型开关元件中例如包括MOSFET(MetallicOxideSemiconductorFieldEffectTransistor：金属氧化物半导体场效应晶体管)和IGBT(InsulatedGateBipolarTransistor：绝缘栅双极性晶体管)。
技术介绍
在专利文献1中公开的MOSFET具备n型的漂移区、p型的体区以及n型的源极区的层叠结构。在半导体基板的表面上形成有贯穿源极区与体区而到达至漂移区的栅极沟槽。栅极沟槽在半导体基板的表面上以直线状延伸。在栅极沟槽的底面上露出的范围内形成有p型的底部区域。在栅极沟槽内配置有通过栅绝缘层而与半导体基板绝缘的栅电极。在被配置于栅极沟槽的长边方向上的端部处的侧面(以下称为长边方向侧面)上露出的范围内配置有对体区与底部区域进行连接的p型的连接区域。在被配置于栅极沟槽的短边方向上的端部处的侧面(以下称为短边方向侧面)上，于体区与底部区域之间存在有漂移区而未配置有连接区域。当使栅电极的电位上升至栅极阈值以上时，在体区内将形成有沟道，从而MOSFET导通。当使栅电极的电位降低至小于栅极阈值时，沟道将从体区消失，从而MOSFET断开。当MOSFET断开时，耗尽层将从体区向漂移区内延伸。另外，由于通过连接区域而使底部区域与体区连接，因此底部区域的电位与体区的电位大致相等。因此，当MOSFET断开时，耗尽层还从底部区域向漂移区内延伸。通过底部区域促进了耗尽层向栅极沟槽的底部周边的伸展。因此，在该MOSFET中，能够在栅极沟槽的底部周边缓和电场。在先技术文献专利文献专利文献1：日本特开2015-118966号公报
技术实现思路
专利技术所要解决的课题专利文献1的连接区域通过向栅极沟槽的长边方向侧面注入p型杂质而形成。在此，通过以绕与栅极沟槽的短边方向平行的轴倾斜的照射角度来照射p型杂质，从而p型杂质注入到栅极沟槽的长边方向侧面上。在该工序中，以形成p型杂质的照射方向与栅极沟槽的短边方向侧面平行的关系的方式来设置半导体基板，从而抑制p型杂质向栅极沟槽的短边方向侧面的注入。但是，由于难以准确地将半导体基板设置为使p型杂质的照射方向与短边方向侧面成为平行，以及在p型杂质的照射方向上产生偏差等理由，从而会在栅极沟槽的短边方向侧面整体上注入有预定量的p型杂质。当p型杂质被注入到露出于栅极沟槽的短边方向侧面的范围内的体区中时，在该范围内，体区的p型杂质浓度将增加，从而栅极阈值(用于在体区内形成沟道所需的栅极电位)将发生变化。因此，在专利文献1的技术中存在有在批量生产MOSFET时栅极阈值的偏差较大的问题。因此，在本说明书中提供一种在具有连接区域的绝缘栅型开关元件中抑制栅极阈值的偏差的技术。用于解决课题的方法本说明书所公开的绝缘栅型开关元件的制造方法包括层叠结构形成工序、栅极沟槽形成工序、底部区域形成工序、倾斜注入工序、栅电极形成工序。在所述层叠结构形成工序中，在半导体基板上形成第一导电型的第一半导体区、被配置在所述第一半导体区的至少一部上的第二导电型的体区与被配置在所述体区的至少一部分上的第一导电型的第二半导体区的层叠结构。在所述栅极沟槽形成工序中，形成栅极沟槽，所述栅极沟槽具有在俯视观察所述半导体基板的表面时在第一方向上具有第一宽度的第一部分和在所述第一方向上具有与所述第一宽度相比较宽的第二宽度的第二部分，并且所述第一部分从所述表面起贯穿所述第二半导体区与所述体区而到达至所述第一半导体区，所述第二部分从所述表面起贯穿所述体区而到达至所述第一半导体区。在所述底部区域形成工序中，在所述栅极沟槽的底面上露出的范围内形成第二导电型的底部区域。在所述倾斜注入工序中，通过以相对于直立在所述表面上的法线而绕在所述表面上与所述第一方向正交的轴倾斜的照射角度来照射第二导电型杂质，从而向对所述第一部分的所述第一方向上的端部进行划定的第一侧面与对所述第二部分的所述第一方向上的端部进行划定的第二侧面注入所述第二导电型杂质。所述第一宽度、所述第二宽度以及所述照射角度被设定为，在所述第一侧面上对所述第二导电型杂质向与所述第二半导体区的下端的位置相比靠下侧的深度范围内的注入进行抑制，并且在所述第二侧面上使所述第二导电型杂质被注入至与所述第二半导体区的下端的位置相比靠下侧的深度范围内。在所述倾斜注入工序中，通过所述第二导电型杂质向所述第二侧面的注入从而形成对所述体区与所述底部区域进行连接的第二导电型的连接区域。在所述栅电极形成工序中，在所述栅极沟槽内形成通过栅绝缘层而与所述半导体基板绝缘的栅电极。另外，上述的第一导电型与第二导电型中的一个是指n型而另一个是指p型。此外，第二部分至少贯穿体区即可。在体区上存在第二半导体区的部分处形成第二部分的情况下，第二部分也可以贯穿第二半导体区和体区。此外，在层叠结构形成工序中，无需形成第一半导体区、体区和第二半导体区全部。例如，可以通过准备相当于第一半导体区的第一导电型的半导体基板，并在该半导体基板上形成体区与第二半导体区，从而形成层叠结构。此外，也可以在层叠结构形成工序的中途实施其他工序。例如，可以在第一半导体区上形成了体区之后实施栅极沟槽形成工序，并在栅极沟槽形成工序之后通过杂质注入等而形成第二半导体区。此外，也可以在所述层叠结构形成工序之前实施所述栅极沟槽形成工序。在所述层叠结构形成工序的中途或所述层叠结构形成工序之前实施所述栅极沟槽形成工序的情况下，“所述第一部分从所述表面起贯穿所述第二半导体区与所述体区而到达至所述第一半导体区”的结构可在实施了所述层叠结构形成工序的阶段获得。此外，底部区域形成工序与倾斜注入工序只要在栅极沟槽形成工序之后且栅电极形成工序之前，则可以在任意时刻实施。此外，层叠结构形成工序、底部区域形成工序以及倾斜注入工序的实施顺序可以适当地变更。只需所述连接区域“对所述体区与所述底部区域进行连接”的结构在实施了层叠结构形成工序、底部区域形成工序以及倾斜注入工序全部的阶段中获得即可。另外，在形成第二半导体区之前实施倾斜注入工序的情况下，在实施倾斜注入工序的阶段中尚未形成第二半导体区。该情况下，倾斜离子注入工序中的“所述第二半导体区的下端的位置”是指在倾斜离子注入工序之后被形成的第二半导体区的下端的位置。此外，栅电极形成工序可以在底部区域形成工序以及倾斜注入工序之后的任意的时刻实施。栅电极形成工序也可以在层叠结构形成工序之前实施。以下参照图16对上述的制造方法进行说明。另外，图16为作为用于说明倾斜注入工序的一个示例而被图示的图，本说明书中公开的制造方法并不限定于图16的结构。例如，虽然图16中图示了第一半导体区161、体区163、第二半导体区162以及底部区域164，但有时也会在形成这些区域之前实施倾斜注入工序。在该制造方法中，栅极沟槽具有第一方向上的宽度较窄的第一部分和第一方向上的宽度较宽的第二部分。在倾斜注入工序中，以绕与第一方向正交的轴倾斜的照射角度来照射第二导电型杂质。因此，第二导电型杂质被注入至对第一部分的第一方向上的端部进行划定的第一侧面与对第二部分的第一方向上的端部进行划定的第二侧面本文档来自技高网...

【技术保护点】
一种绝缘栅型开关元件的制造方法，包括：层叠结构形成工序，在半导体基板上形成第一导电型的第一半导体区、被配置在所述第一半导体区的至少一部分上的第二导电型的体区与被配置在所述体区的至少一部分上的第一导电型的第二半导体区的层叠结构；栅极沟槽形成工序，形成栅极沟槽，所述栅极沟槽具有在俯视观察所述半导体基板的表面时在第一方向上具有第一宽度的第一部分和在所述第一方向上具有与所述第一宽度相比较宽的第二宽度的第二部分，并且所述第一部分从所述表面起贯穿所述第二半导体区与所述体区而到达至所述第一半导体区，所述第二部分从所述表面起贯穿所述体区而到达至所述第一半导体区；底部区域形成工序，在所述栅极沟槽的底面上露出的范围内形成第二导电型的底部区域；倾斜注入工序，通过以相对于直立在所述表面上的法线而绕在所述表面上与所述第一方向正交的轴倾斜的照射角度来照射第二导电型杂质，从而向对所述第一部分的所述第一方向上的端部进行划定的第一侧面与对所述第二部分的所述第一方向上的端部进行划定的第二侧面注入所述第二导电型杂质，所述第一宽度、所述第二宽度以及所述照射角度被设定为，在所述第一侧面上对所述第二导电型杂质向与所述第二半导体区的下端的位置相比靠下侧的深度范围内的注入进行抑制，并且在所述第二侧面上使所述第二导电型杂质被注入至与所述第二半导体区的下端的位置相比靠下侧的深度范围内，通过所述第二导电型杂质向所述第二侧面的注入从而形成对所述体区与所述底部区域进行连接的第二导电型的连接区域；栅电极形成工序，在所述栅极沟槽内形成通过栅绝缘层而与所述半导体基板绝缘的栅电极。...

【技术特征摘要】
2015.09.24 JP 2015-1866131.一种绝缘栅型开关元件的制造方法，包括：层叠结构形成工序，在半导体基板上形成第一导电型的第一半导体区、被配置在所述第一半导体区的至少一部分上的第二导电型的体区与被配置在所述体区的至少一部分上的第一导电型的第二半导体区的层叠结构；栅极沟槽形成工序，形成栅极沟槽，所述栅极沟槽具有在俯视观察所述半导体基板的表面时在第一方向上具有第一宽度的第一部分和在所述第一方向上具有与所述第一宽度相比较宽的第二宽度的第二部分，并且所述第一部分从所述表面起贯穿所述第二半导体区与所述体区而到达至所述第一半导体区，所述第二部分从所述表面起贯穿所述体区而到达至所述第一半导体区；底部区域形成工序，在所述栅极沟槽的底面上露出的范围内形成第二导电型的底部区域；倾斜注入工序，通过以相对于直立在所述表面上的法线而绕在所述表面上与所述第一方向正交的轴倾斜的照射角度来照射第二导电型杂质，从而向对所述第一部分的所述第一方向上的端部进行划定的第一侧面与对所述第二部分的所述第一方向上的端部进行划定的第二侧面注入所述第二导电型杂质，所述第一宽度、所述第二宽度以及所述照射角度被设定为，在所述第一侧面上对所述第二导电型杂质向与所述第二半导体区的下端的位置相比靠下侧的深度范围内的注入进行抑制，并且在所述第二侧面上使所述第二导电型杂质被注入至与所述第二半导体区的下端的位置相比靠下侧的深度范围内，通过所述...

【专利技术属性】
技术研发人员：大西徹，小野木淳士，三角忠司，山下侑佑，竹内有一，
申请(专利权)人：丰田自动车株式会社，
类型：发明
国别省市：日本;JP