单片3D集成层间通孔插入方案和相关的布局结构制造技术

3D-IC包括第一层器件和第二层器件。第一层器件和第二层器件垂直堆叠在一起。第一层器件包括第一衬底和形成在第一衬底上方的第一互连结构。第二层器件包括第二衬底、形成在第二衬底中的掺杂区、形成在衬底上方的伪栅极以及形成在第二衬底上方的第二互连结构。3D-IC也包括垂直延伸穿过第二衬底的层间通孔。层间通孔具有第一端和与第一端相对的第二端。层间通孔的第一端连接至第一互连结构。层间通孔的第二端连接至掺杂区、伪栅极或第二互连结构。本发明专利技术的实施例还涉及单片3D集成层间通孔插入方案和相关的布局结构。

【技术实现步骤摘要】

本专利技术的实施例涉及集成电路器件，更具体地，涉及单片3D集成层间通孔插入方案和相关的布局结构。
技术介绍
半导体集成电路(IC)工业已经经历了快速增长。IC材料和设计中的技术进步已经产生了多代IC，其中，每一代都具有比上一代更小和更复杂的电路。然而，这些进步也已经增大了处理和制造IC的复杂度，并且为了实现这些进步，需要IC处理和制造中的类似发展。在集成电路演化的过程中，功能密度(即，每芯片面积的互连器件的数量)通常已经增大，而几何尺寸(即，使用制造工艺可以产生的最小组件(或线))已经减小。通过不断减小最小部件尺寸改进各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多的组件集成到给定区域内。在一些应用中，这些较小的电子组件也需要比先前的封装件利用更小的区域的较小的封装件。因此，已经开发了诸如三维(3D)封装的新的封装技术。然而，即使是对于3D封装的IC(称为3D-IC)，布局区域未得到完全优化，并且路由灵活性—虽然优于2D封装IC—仍需要改进。因此，虽然传统的3D-IC对于它们的预期目的通常已经足够，但是它们不是在每个方面都已完全令人满意。
技术实现思路
本本文档来自技高网...

【技术保护点】
一种三维集成电路(3D‑IC)，包括：第一层器件，所述第一层器件包括第一衬底和形成在所述第一衬底上方的第一互连结构；第二层器件，连接至所述第一层器件，其中，所述第二层器件包括：第二衬底、形成在所述第二衬底中的掺杂区、形成在所述第二衬底上方的伪栅极以及形成在所述第二衬底上方的第二互连结构；以及层间通孔，垂直延伸穿过所述第二衬底；其中，所述层间通孔具有第一端和与第一端相对的第二端；所述层间通孔的第一端连接至所述第一互连结构；并且所述层间通孔的第二端连接至所述掺杂区、所述伪栅极或所述第二互连结构。

【技术特征摘要】
2015.08.31 US 14/840,3641.一种三维集成电路(3D-IC)，包括：第一层器件，所述第一层器件包括第一衬底和形成在所述第一衬底上方的第一互连结构；第二层器件，连接至所述第一层器件，其中，所述第二层器件包括：第二衬底、形成在所述第二衬底中的掺杂区、形成在所述第二衬底上方的伪栅极以及形成在所述第二衬底上方的第二互连结构；以及层间通孔，垂直延伸穿过所述第二衬底；其中，所述层间通孔具有第一端和与第一端相对的第二端；所述层间通孔的第一端连接至所述第一互连结构；并且所述层间通孔的第二端连接至所述掺杂区、所述伪栅极或所述第二互连结构。2.根据权利要求1所述的3D-IC，其中：所述层间通孔的第二端连接至所述掺杂区；并且所述掺杂区是源极/漏极区。3.根据权利要求1所述的3D-IC，其中：所述层间通孔的第二端连接至所述伪栅极；并且所述伪栅极位于所述第二层器件的两个相邻电路之间，但不是两个电路的任一个的部分。4.根据权利要求3所述的3D-IC，其中，所述伪栅极位于所述两个相邻电路的至少一个的边缘处。5.根据权利要求3所述的3D-IC，其中：所述伪栅极是第一伪栅极；并且所述第二层器件还包括邻近所述第一伪栅极并且位于所述两个相邻电路之间的第二伪栅极。6.根据权利要求5所述的3D-IC，其中：所述层间通孔是第一层间通孔；所述3D-IC还包括具有第一端和与第一端相对的第二端的第二层间通
\t孔；所述第二层间通孔的第一端连接至所述第一互连结构；并且所述第二层间通孔的第二端连接至所述第二伪栅极。7.根据权利要求6所述的3D-IC，其中：所述第二互连结构包括均包含一条或多条金属线的多个互连层；并且所述层间通孔的第二端连接至一条金属线。8.根据权利要求7所述的3D-IC，其中：所述层间通孔是第一层间通孔；所述3...

【专利技术属性】
技术研发人员：郭大鹏，卡洛斯·H·迪亚兹，让皮埃尔·科林格，林义雄，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71