一种ESD布局结构、电子装置制造方法及图纸

本发明专利技术涉及一种ESD布局结构、电子装置。所述ESD布局结构，包括：第一掺杂类型阱区；第一掺杂类型鳍片阵列，位于所述第一掺杂类型阱区上方，包括若干行第一掺杂类型鳍片；鳍片二极管阵列，位于所述第一掺杂类型阱区上方，包括若干行鳍片二极管，所述鳍片二极管中鳍片的底部为第一掺杂类型，所述鳍片的顶部为第二掺杂类型；其中，所述第一掺杂类型鳍片阵列与所述鳍片二极管阵列并列间隔设置，并且每一行所述第一掺杂类型鳍片与每一行所述鳍片二极管相互交错设置。本发明专利技术所述ESD布局结构可以进一步提高所述ESD结构的稳健性，减小缺陷的发生。

【技术实现步骤摘要】

本专利技术涉及半导体领域，具体地，本专利技术涉及一种ESD布局结构、电子装置。
技术介绍
随着半导体技术的不断发展，为了提高器件的性能，需要不断缩小集成电路器件的尺寸，随着CMOS器件尺寸的不断缩小，促进了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低短沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。在提高集成结构性能和集成度的同时却造成内部结构在静电泄放ESD冲击来临时更容易被损坏，ESD是指静电放电(ElectrostaticDischarge，简称ESD)。ESD保护结构的设计目的就是要避免工作结构成为ESD的放电通路而遭到损害，保证在任意两芯片引脚之间发生的ESD，都有适合的低阻旁路将ESD电流引入电源线。这个低阻旁路不但要能吸收ESD电流，还要能钳位工作结构的电压，防止工作结构由于电压过载而受损。这条结构通路还需要有很好的工作稳定性，能在ESD发生时快速响应，而且还不能对芯片正常工作结构有影响。在FinFET器件中通常选用浅沟槽隔离二极管类型的ESD作为ESD保护结构。鳍片结合ESD的性能由于鳍片结构而退化，其中ESD电流需要穿过这些横截面狭窄的鳍片结构而实现放电，这很容易引起局部缺陷，从而使ESD的稳健性变差，降低器件性能。因此需要对目前所述ESD进行改进，以便解决目前FinFET器件中存在的问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。本专利技术提供了一种ESD布局结构，包括：第一掺杂类型阱区；第一掺杂类型鳍片阵列，位于所述第一掺杂类型阱区上方，包括若干行第一掺杂类型鳍片；鳍片二极管阵列，位于所述第一掺杂类型阱区上方，包括若干行鳍片二极管，所述鳍片二极管中鳍片的底部为第一掺杂类型，所述鳍片的顶部为第二掺杂类型；其中，所述第一掺杂类型鳍片阵列与所述鳍片二极管阵列并列间隔设置，并且每一行所述第一掺杂类型鳍片与每一行所述鳍片二极管相互交错设置。可选地，所述ESD布局结构还进一步包括浅沟槽隔离结构，所述浅沟槽隔离结构位于所述第一掺杂类型阱区的上方并部分覆盖所述第一掺杂类型鳍片阵列和所述鳍片二极管阵列。可选地，所述浅沟槽隔离结构的高度完全覆盖所述鳍片二极管中所述第一掺杂类型的部分。可选地，每行所述鳍片二极管的中心线与两行所述第一掺杂类型鳍片之间的浅沟槽隔离结构的中心线在同一直线上。可选地，在所述第一掺杂类型鳍片阵列和所述鳍片二极管阵列的下方还分别形成有接触孔阵列，以分别形成电连接。可选地，所述ESD布局结构还进一步包括半导体衬底，位于所述第一掺杂类型阱区的下方。可选地，所述第一掺杂类型为P型掺杂，所述第二掺杂类型为N型掺杂。可选地，所述第一掺杂类型为N型掺杂，所述第二掺杂类型为P型掺杂。本专利技术还提供了一种电子装置，包括上述的ESD布局结构。为了解决现有技术中存在的问题，提供了一种本专利技术为了解决现有技术中存在的问题，提供了一种ESD布局结构，所述ESD结构为鳍片二极管类型，其中，所述ESD结构包括第一掺杂类型鳍片和鳍片二极管阵列并且每一行所述第一掺杂类型鳍片与每一行所述鳍片二极管相互交错设置，通过所述设置ESD电流放电时需要从鳍片二极管(N+/PW)至第一掺杂类型鳍片(P+/PW)穿过更长的距离，可以进一步提高所述ESD结构的稳健性，减小缺陷的发生。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的装置及原理。在附图中，图1为本专利技术的实施方式中所述FinFET器件中ESD布局结构的结构示意图；图2为本专利技术的实施方式中另一FinFET器件中ESD布局结构的剖面图，其中A为第一掺杂类型鳍片的结构示意图；A为鳍片二极管的结构示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。实施例一本专利技术为了解决现有技术中存在的问题，提供了一种FinFET器件中ESD布局结构，所述测量结构如图1所示，其中图2为本专利技术的实施方式中另一FinFET器件中ESD布局结构的剖面图，其中A为第一掺杂类型鳍片的结构示意图；A为鳍片二极管的结构示意图。如图1所示，所述ESD布局结构包括：第一掺杂类型阱区12；第一掺杂类型鳍片阵列11，位于所述第一掺杂类型阱区12上方，包括若干行第一掺杂类型鳍片111；鳍片二本文档来自技高网...

【技术保护点】
一种ESD布局结构，包括：第一掺杂类型阱区；第一掺杂类型鳍片阵列，位于所述第一掺杂类型阱区上方，包括若干行第一掺杂类型鳍片；鳍片二极管阵列，位于所述第一掺杂类型阱区上方，包括若干行鳍片二极管，所述鳍片二极管中鳍片的底部为第一掺杂类型，所述鳍片的顶部为第二掺杂类型；其中，所述第一掺杂类型鳍片阵列与所述鳍片二极管阵列并列间隔设置，并且每一行所述第一掺杂类型鳍片与每一行所述鳍片二极管相互交错设置。

【技术特征摘要】
1.一种ESD布局结构，包括：第一掺杂类型阱区；第一掺杂类型鳍片阵列，位于所述第一掺杂类型阱区上方，包括若干行第一掺杂类型鳍片；鳍片二极管阵列，位于所述第一掺杂类型阱区上方，包括若干行鳍片二极管，所述鳍片二极管中鳍片的底部为第一掺杂类型，所述鳍片的顶部为第二掺杂类型；其中，所述第一掺杂类型鳍片阵列与所述鳍片二极管阵列并列间隔设置，并且每一行所述第一掺杂类型鳍片与每一行所述鳍片二极管相互交错设置。2.根据权利要求1所述的ESD布局结构，其特征在于，所述ESD布局结构还进一步包括浅沟槽隔离结构，所述浅沟槽隔离结构位于所述第一掺杂类型阱区的上方并部分覆盖所述第一掺杂类型鳍片阵列和所述鳍片二极管阵列。3.根据权利要求2所述的ESD布局结构，其特征在于，所述浅沟槽隔离结构的高度完全覆盖所述鳍片二极管中所述第一掺...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31