一种适用于低电容密度电容测试结构的版图布局方法技术

一种低电容密度电容测试结构的版图布局方法，低电容密度电容测试结构包括位于外边框中的器件和金属衬垫组；其中，器件在版图平面上两者重叠摆放在金属衬垫组正下方；器件包括金属线、作为电容的上极板多晶硅栅、作为电容的下极板有源区、位于上下极板间的氧化隔离层和通孔；其中，金属衬垫组包括与有源区相连的第一金属衬垫、与多晶硅栅相连的第二金属衬垫，以及测试时仅与探针组中测试探针相连的第三金属衬垫；在测试时，通过探针组中相应的测试探针给第二金属衬垫加电位由于第二金属衬垫与多晶硅栅相连避免引入寄生电容，且将第三金属衬垫的内层金属层去掉以避免引入寄生电容。

Layout method suitable for low capacitance density capacitance testing structure

Layout method for low density capacitor capacitor test structure, low capacitance density capacitor test structure comprises devices and metal gasket group in the border; the device in the plane layout of their overlapping placed just below the metal liner group; device includes a metal wire, as the plate, polysilicon gate capacitance as the bottom plate active region, located in the capacitance of the isolation layer under oxidation between the plates and the through hole; wherein, the metal liner group includes second first metal gasket, metal gasket is connected with the active region and polysilicon gate are connected, and when tested with only third probe test probe connected to the metal liner group; in the test, through the probe in the group of the corresponding test probe to second plus second because of potential metal gasket metal gasket is connected with the polysilicon gate to avoid the introduction of parasitic capacitance, and third metal The inner layer of the liner is removed to avoid introducing parasitic capacitance.

【技术实现步骤摘要】

本专利技术涉及集成电路制造领域，尤其涉及一种应用于低电容密度电容测试结构的版图布局优化方法。
技术介绍
由于高压平台工作电压高，器件栅氧厚度厚(高压栅氧厚度～1000Α；低压栅氧厚度～80Α)，受电性测试机台精度的限制，高压MOS电容想准确测试，从公式C＝(εS)/(4πkd)看，需大面积两极板正对面积。其中：ε：介质介电电常数(相对介电常数)δ：真空中的绝对介电常数＝8.86×F/mk：静电力常量，k＝8.9880×10，单位：Nm/C(牛顿·米2/库仑2)π：3.1415926……S：两极板正对面积d：两极板间垂直距离然而，高压MOS栅氧电容测试结构，要准确测试所需面积大约104um2。对于此类低电容密度MOS栅氧电容测试结构，如果摆放在金属衬垫之间器件会与衬垫重叠，衬垫和器件之间会产生寄生电容。通常，高压MOS电容值约E-12F～E-11F；金属衬垫与多晶硅栅间的寄生电容C＝(εS)/d≈E-13F～E-12F，寄生电容对测试值影响一般在10％左右。本领域技术人员清楚，对于此类低电容密度测试器件，需考虑到金属衬垫对器件影响，传统的布线方法采用加长测试模块长度来摆放器件。请参阅本文档来自技高网...

【技术保护点】
一种低电容密度电容测试结构的版图布局方法，所述低电容密度电容测试结构包括位于外边框中的器件和金属衬垫组；所述器件包括金属线、作为电容的上极板多晶硅栅、作为电容的下极板有源区、位于上下极板间的氧化隔离层和通孔；其中，所述金属衬垫组包括与所述有源区相连的第一金属衬垫、与所述多晶硅栅相连的第二金属衬垫，以及测试时仅与所述探针组中测试探针相连的第三金属衬垫；其特征在于，包括：将所述器件摆放在所述金属衬垫组正下方，在版图平面上两者重叠；在测试时，通过所述探针组中相应的测试探针给与所述第二金属衬垫加电压由于第二金属衬垫与所述多晶硅栅相连，以避免引入寄生电容；其中，所述第一金属衬垫和所述第三金属衬垫与所述探...

【技术特征摘要】
1.一种低电容密度电容测试结构的版图布局方法，所述低电容密度电容测试结构包括位于外边框中的器件和金属衬垫组；所述器件包括金属线、作为电容的上极板多晶硅栅、作为电容的下极板有源区、位于上下极板间的氧化隔离层和通孔；其中，所述金属衬垫组包括与所述有源区相连的第一金属衬垫、与所述多晶硅栅相连的第二金属衬垫，以及测试时仅与所述探针组中测试探针相连的第三金属衬垫；其特征在于，包括：将所述器件摆放在所述金属衬垫组正下方，在版图平面上两者重叠；在测试时，通过所述探针组中相应的测试探针给与所述第二金属衬垫加电压由于第二金属衬垫与所述多晶硅栅相连，以避免引入寄生电容；其中，所述第一金属衬垫和所述第三金属衬垫与所述探针组中各自相应的测试探针相接触。2.根据权利要求1所述的低电容密度电容测试结构的版图布局方法，其特征在于，所述第一金属...

【专利技术属性】
技术研发人员：崔丛丛，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31