具有在行方向中的单元边界上延伸的字线着陆焊盘的高密度SRAM阵列设计制造技术

静态随机存取存储器(SRAM)单元(340)包括第一导电层(M1)，该第一导电层包括延伸到存储器阵列的毗邻行中的相邻存储器单元(360)中的字线着陆焊盘(320)。第一导电层中的字线着陆焊盘与相邻存储器单元的所有栅极触点电隔离。SRAM单元还包括第二导电层，该第二导电层包括耦合至第一导电层中的字线着陆焊盘的字线(WL1)。SRAM单元进一步包括将SRAM单元中的传输晶体管栅极的栅极触点耦合至第一导电层中的字线着陆焊盘的第一通孔(通孔0)以及耦合字线着陆焊盘和第二导电层的字线的第二通孔(通孔1)。

Design of a high density SRAM array with a word line landing pad extending from the cell boundary in the direction of a row

A static random access memory (SRAM) unit (340) includes a first conductive layer (M1), which includes a word line landing pad (320) in an adjacent memory cell (s) extending to an adjacent row of the memory array. The word line landing pad in the first conductive layer is electrically isolated from all the gate contacts of the adjacent memory cells. The SRAM unit also includes a second conductive layer comprising a word line (WL1) of a word line landing pad coupled to the first conductive layer. The SRAM unit further includes a first through hole gate contact coupling transmission transistor gate SRAM unit in the word line landing welded to the first conductive layer of the disc (0 holes) and the second word line coupled word line landing pad and the second conductive layer of the through hole (hole 1).

【技术实现步骤摘要】
【国外来华专利技术】
本公开一般涉及静态随机存取存储器(SRAM)的设计和制造。更具体地，本公开涉及具有被跳过的层间导电触点的高密度SRAM阵列设计。背景半导体存储器设备包括例如静态随机存取存储器(SRAM)以及动态随机存取存储器(DRAM)。DRAM存储器单元一般包括一个晶体管和一个电容器，由此提供高度的集成。然而，DRAM要求不断地刷新，这限制了将DRAM用于计算机主存储器。相反，SRAM存储器单元是双稳态的，从而意味着只要提供足够的功率，SRAM存储器单元就可以静态地和无限地维持其状态。SRAM还支持具有较低功率耗散的高速操作，这对于计算机高速缓存存储器而言是有用的。为了继续SRAM的缩放，SRAM位单元布局应当被设计成允许更高的密度、更高的产出以及更低的生产成本。SRAM存储器单元的一个示例是包括例如六个金属氧化物半导体(MOS)晶体管的六晶体管(6T)SRAM存储器单元。随着制造MOS器件的工艺迁移到越来越小的纳米技术，在处理器高速缓存存储器中使用常规的6T SRAM单元禁止遵循性能规范、降低工艺余量、并且增大制造成本。此外，SRAM设计可采用违反最小导电区域缩放规则的导电层。即，某些导电层可被认为太小而不能以期望的可靠性来正确地制造。概述静态随机存取存储器(SRAM)单元包括第一导电层，该第一导电层包括延伸到存储器阵列的毗邻行中的相邻存储器单元中的字线着陆焊盘，该第一导电层中的字线着陆焊盘与相邻存储器单元的所有栅极触点电隔离。SRAM单元还包括第二导电层，该第二导电层包括耦合至第一导电层中的字线着陆焊盘的字线。SRAM单元进一步包括将SRAM单元中的传输晶体管栅极的栅极触点耦合至第一导电层中的字线着陆焊盘的第一通孔。SRAM单元还包括耦合字线着陆焊盘和第二导电层的字线的第二通孔。制造半导体器件的方法包括：在基板上制造传输晶体管以及毗邻于传输晶体管的相邻晶体管，该传输晶体管和相邻晶体管两者都包含栅极触点。该方法还包括在传输晶体管栅极上的栅极触点上制造第一通孔。该方法进一步包括在第一通孔上形成与传输晶体管和相邻晶体管两者都交叠的第一导电层。该方法还包括在第一导电层上制造第二通孔。该方法进一步包括制造第二通孔上的第一字线，以及与相邻晶体管对准的第二字线。静态随机存取存储器(SRAM)单元包括第一导电层，该第一导电层包括延伸到存储器阵列的毗邻行中的相邻存储器单元中的字线着陆焊盘，该第一导电层中的字线着陆焊盘与相邻存储器单元的所有栅极触点电隔离。SRAM单元还包括第二导电层，该第二导电层包括耦合至第一导电层中的字线着陆焊盘的字线。SRAM单元进一步包括用于将SRAM单元中的传输晶体管栅极的栅极触点耦合至第一导电层中的字线着陆焊盘的第一装置。SRAM单元还包括用于耦合字线着陆焊盘和第二导电层的字线的第二装置。这已较宽泛地勾勒出本公开的特征和技术优势以便下面的详细描述可以被更好地理解。本公开的附加特征和优点将在下文描述。本领域技术人员应该领会，本公开可容易地被用作修改或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而，要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定的定义。附图简述为了更全面地理解本公开，现在结合附图参阅以下描述。图1A示出常规的六晶体管(6T)SRAM存储器单元的示意图。图1B示出常规的6T SRAM存储器单元的布局图。图2示出根据本公开的一方面的SRAM存储器单元设计的布局图。图3示出根据本公开的一方面的SRAM存储器单元设计的横截面图。图4A-4B示出来自根据本公开的诸方面的SRAM存储器单元设计的布局图的合并字线焊盘以及通孔。图5A-5C示出来自根据本公开的诸方面的SRAM存储器单元设计的布局图的字线、通孔和导电栅极。图6是解说根据本公开的一方面的制造SRAM存储器单元设计的过程的过程流程图。图7是示出其中可有利地采用本公开的配置的示例性无线通信系统的框图。图8是解说根据一种配置的用于半导体组件的电路、布局、以及逻辑设计的设计工作站的框图。详细描述以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。如本文所述的，术语“和/或”的使用旨在代表“可兼性或”，而术语“或”的使用旨在代表“排他性或”。半导体制造工艺通常被分为三个部分：前端制程(FEOL)、中部制程(MOL)以及后端制程(BEOL)。前端制程包括晶片制备、隔离、阱形成、栅极图案化、间隔物、和掺杂植入。中部制程包括栅极和端子触点形成。然而，中部制程的栅极和端子触点形成是制造流程的越发有挑战的部分，特别是对于光刻图案化而言。后端制程包括形成互连和电介质层以用于耦合至FEOL器件。这些互连可以用使用等离子体增强化学气相沉积法(PECVD)来沉积的层间电介质(ILD)材料的双镶嵌工艺来制造。更近期以来，用于电路系统的互连级的数目已经由于如今在现代微处理器中被互连的大量晶体管而显著增加。用于支持增加数量的晶体管的互连级的增加数量涉及更错综复杂的中部制程工艺以执行栅极和端子触点形成。如本文所述，中部制程互连层可指代用于将第一导电层(例如，金属1(M1))连接至集成电路的氧化物扩散(OD)层以及用于将M1连接至该集成电路的有源器件的导电互连。用于将M1连接至集成电路的OD层的中部制程互连层可被称为“MD1”和“MD2”。用于将M1连接至集成电路的多晶硅(导电的)栅极的中部制程互连层可被称为“MP”。为了使静态随机存取存储器(SRAM)的缩放遵循摩尔定律，SRAM布局应当被设计成允许更高的密度、更高的产出以及更低的生产成本。SRAM存储器单元的一个示例是包括例如六个金属氧化物半导体(MOS)晶体管的六晶体管(6T)SRAM存储器单元。随着制造MOS器件的工艺迁移到越来越小的纳米技术，在存储器中使用常规的6T SRAM单元禁止遵循性能规范、降低工艺余量、并且增大制造成本。此外，SRAM设计可采用违反最小导电区域缩放规则的导电层。本公开的一个方面将来自第一单元的第一导电层(例如，M1)与来自相邻单元的第一导电层合并。将第一导电层(例如，M1)耦合至第一单元内的第二导电层(例如，M2)的通孔(例如，通孔1)在相邻单元中被省略。在本公开的这一方面，合并的第一导电层可提供在第一单元与毗邻列中的相邻单元之间共享的字线着陆焊盘。通孔(例如，通孔0和通孔1)的这种省略以及用于两个毗邻列中的相邻单元的合并的第一导电层的共享使得能够形成遵循最小导电区域规则的SRAM存储器。图1A示出常规的6T SRAM存储器单元的示意图。6T SRAM单元是由六个晶体管构成的，这六个晶体管可以是金属氧化物半导体场效应晶体管(MOSFET)——M1、M2、M3、M4、M5、和M6。SRAM中的每一位可以被本文档来自技高网...

【技术保护点】
一种静态随机存取存储器(SRAM)单元，包括：第一导电层，所述第一导电层包括延伸到存储器阵列的毗邻行中的相邻存储器单元中的字线着陆焊盘，所述第一导电层中的所述字线着陆焊盘与所述相邻存储器单元的所有栅极触点电隔离；第二导电层，所述第二导电层包括耦合至所述第一导电层中的所述字线着陆焊盘的字线；将所述SRAM单元中的传输晶体管栅极的栅极触点耦合至所述第一导电层中的所述字线着陆焊盘的第一通孔；以及耦合所述字线着陆焊盘和所述第二导电层的字线的第二通孔。

【技术特征摘要】
【国外来华专利技术】2014.05.09 US 14/274,3781.一种静态随机存取存储器(SRAM)单元，包括：第一导电层，所述第一导电层包括延伸到存储器阵列的毗邻行中的相邻存储器单元中的字线着陆焊盘，所述第一导电层中的所述字线着陆焊盘与所述相邻存储器单元的所有栅极触点电隔离；第二导电层，所述第二导电层包括耦合至所述第一导电层中的所述字线着陆焊盘的字线；将所述SRAM单元中的传输晶体管栅极的栅极触点耦合至所述第一导电层中的所述字线着陆焊盘的第一通孔；以及耦合所述字线着陆焊盘和所述第二导电层的字线的第二通孔。2.如权利要求1所述的SRAM单元，其特征在于，包括所述字线着陆焊盘的所述第一导电层是用自对准双图案化工艺来制造的。3.如权利要求1所述的SRAM单元，其特征在于，所述第一通孔和所述第二通孔是在多重图案化工艺中制造的。4.如权利要求1所述的SRAM单元，其特征在于，在所述相邻存储器单元中省略与第一通孔位置相对应的位置中的通孔。5.如权利要求1所述的SRAM单元，其特征在于，所述SRAM单元包括六晶体管存储器单元。6.如权利要求1所述的SRAM单元，其特征在于，所述SRAM单元被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元以及计算机中的至少一者中。7.一种制造半导体器件的方法，包括：在基板上制造传输晶体管和毗邻于所述传输晶体管的相邻晶体管，所述传输晶体管和所述相邻晶体管两者都包含栅极触点；在传输晶体管栅极上的所述栅极触点上制造第一通孔；在所述第一通孔上形成与所述传输晶体管和所述相邻晶体管两者都交叠的第一导电层；在所述第一导电层上制造第二通孔；以及制造所述第二通孔上的第一字线以及与所述相邻晶体管对准的第二字线。8.如权利要求7所述的方法，其特征在于，在所述基板上制造所述传输晶体管和所述相邻晶体管包括：在所述基板中形成至少两个材料阱；在所述至少两个材料阱上制造绝缘层；以及在所述绝缘层上制造导电栅极。9.如权利要求7所述的方法，其特征在于，层间电介质材料层将所述相邻晶体管栅极上的所述栅极触点与所述第一导电层分开。10.如权利要求7所述的方法，其特征在于，层间电介质材料层将所述第一导电层与所述第二字线分开。11.如权利要求7所述的方法，...

【专利技术属性】
技术研发人员：N·N·莫江德，Z·王，S·S·宋，C·F·耶普，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US