静电放电保护结构制造技术

一种静电放电保护结构，其特征在于，包括：具有第一掺杂类型或者第二掺杂类型的衬底；具有第一掺杂类型的体区，设置于该衬底上；具有重掺杂的第二掺杂类型的第一有源区，设置于该体区内；具有轻掺杂的第二掺杂类型的漂移区，设置于该衬底上；栅极结构，部分覆盖于该第一有源区以及该漂移区上；具有重掺杂的第二掺杂类型的第二有源区，设置于该漂移区未被该栅极结构覆盖的位置上；以及具有重掺杂的第二掺杂类型的第三有源区，设置于该漂移区被该栅极结构覆盖的部分与该第二有源区之间。

【技术实现步骤摘要】

本专利技术涉及一种静电放电保护结构，尤指一种应用于高压集成电路的高压管脚的静电放电保护结构。
技术介绍
在设计集成电路时必须要考虑到静电放电(ESD)防护，在ESD发生时需要静电放电防护电路提供有效的泄流路径，以防止内部电路受到ESD破坏。而对于电源分成高压和低压的功率集成电路而言，高压的ESD器件设计考虑到持住电压(holdingvoltage)要超过工作电压，与低压ESD器件设计相比，限制较多且更加困难，且高压ESD器件面积通常都会比低压得ESD器件大很多，对于芯片面积和成本上升的影响也较大。目前很多的高压ESD器件采用了栅极接地MOS(GGMOS)或GGLDMOS的设计，结构上一般都沿用了漏极拉大接触孔与多晶栅距离，即增加盖有硅化物阻挡层的漏极重掺杂有源区长度的方法来实现均流放电，其原理相当于在漏极宽度每个单元长度上都加入了串连电阻来抑制某个薄弱位置的提早击穿烧毁。然而此方法对于NLDMOS而言，由于高压NLDMOS的内阻较大，所以NLDMOS漏极增加的盖有硅化物阻挡层的N+diffusion长度将比普通低压NMOS更长，从而使面积有较大的增加。以图1现有的延长漏极重掺杂有源本文档来自技高网...

【技术保护点】
一种静电放电保护结构，其特征在于，包括：衬底，具有第一掺杂类型或者第二掺杂类型；体区，设置于该衬底上，具有第一掺杂类型；第一有源区，设置于该体区内，具有重掺杂的第二掺杂类型；漂移区，设置于该衬底上，具有轻掺杂的第二掺杂类型；栅极结构，部分覆盖于该第一有源区以及该漂移区上；第二有源区，设置于该漂移区未被该栅极结构覆盖的位置上，具有重掺杂的第二掺杂类型；以及第三有源区，设置于该漂移区被该栅极结构覆盖的部分与该第二有源区之间，具有重掺杂的第二掺杂类型；其中，该第三有源区的长度为第一长度，且与该第二有源区之间的距离为第二长度。

【技术特征摘要】
1.一种静电放电保护结构，其特征在于，包括：衬底，具有第一掺杂类型或者第二掺杂类型；体区，设置于该衬底上，具有第一掺杂类型；第一有源区，设置于该体区内，具有重掺杂的第二掺杂类型；漂移区，设置于该衬底上，具有轻掺杂的第二掺杂类型；栅极结构，部分覆盖于该第一有源区以及该漂移区上；第二有源区，设置于该漂移区未被该栅极结构覆盖的位置上，具有重掺杂的第二掺杂类型；以及第三有源区，设置于该漂移区被该栅极结构覆盖的部分与该第二有源区之间，具有重掺杂的第二掺杂类型；其中，该第三有源区的长度为第一长度，且与该第二有源区之间的距离为第二长度。2.如权利要求1所述的静电放电保护结构，其特征在于，该第一长度介于0.2微米到1微米之间。3.如权利要求1所述的静电放电保护结构，其特征在于，该第二长度介于0.3微米到3微米之间。4.如权利要求1所述的静电放电保护结构，其特征在于，该第...

【专利技术属性】
技术研发人员：吕宇强，
申请(专利权)人：帝奥微电子有限公司，
类型：发明
国别省市：上海;31