具有静电放电保护结构的光刻掩模版制造技术

本发明专利技术提供一种具有静电放电保护特征的光刻掩模版。光刻掩模版可以在透明衬底如熔融石英上由金属结构如铬合金结构形成。掩模版上的一些金属结构对应于当在步进－重复光刻工具中使用该掩模版时加工的集成电路上的晶体管和其他电子器件。这些金属器件结构可能由于处理该掩模版过程中的静电荷积累而易于受到损伤。为了防止损伤，在器件结构附近形成平衡环结构。平衡环结构可以被构建为比器件结构对静电放电更敏感，从而在静电放电的情况下，损伤被限制在不重要的掩模版部分。

【技术实现步骤摘要】
【国外来华专利技术】具有静电放电保护结构的光刻掩模版本申请要求于2008年10月31日提交的美国专利申请12/263,413的优先权。
技术介绍
本专利技术涉及光刻掩模版(photolithographic reticle)，并且更特别地涉及具有静电放电保护结构的掩模版。集成电路包含导电线和半导体器件结构的图案。这些图案化结构的宽度通常小于一微米。这类窄特征是利用光刻半导体制造技术加工的。在典型光刻工艺中，被称为光刻掩模版(photolithographic reticle)或光掩模 (photomask)的模板被用于将紫外光射线的图案压印到半导体晶片的表面上。图案化的紫外光被用于在晶片表面上的光敏光刻胶层中形成对应的图案。随后的工艺步骤被用于将光刻胶图案压印到下衬材料层上。例如，图案化的光刻胶层可以被用作蚀刻掩模以便蚀刻绝缘体层或金属层。图案化的光刻胶层也可以被用作注入掩模。现代光刻使用步进-重复(st印-and-r印eat)平版印刷技术，其中晶片的一些部分被一次曝光一个。步进-重复光刻工具包含紫外光光源和聚焦光学器件。在操作过程中， 期望的光刻掩模版被插入步进-重复工具中的支架内。然后该步进-重复工具被用于将掩模版的图案重复地投射到半导体晶片的表面上。掩模版通常是由透明熔融石英衬底形成的。熔融石英在通常用于半导体制造操作中的短波长光下是透明的。通过沉积并图案化一层金属如铬合金来在熔融石英上形成不透明结构。在步进-重复光刻工具中，形成在熔融石英衬底的表面上的图案化铬合金(铬) 结构被用于选择性地阻挡紫外光并由此在半导体晶片上形成期望的光图案。熔融石英是不导电的，从而有可能在掩模版表面上的铬合金层中显现出静电荷。 电荷可能由于操作者的处理而随时间积累。例如，操作者可能使其手指拂过掩模版的表面或其支架，或者可能将掩模版带到带电物体附近。静电荷也可能在掩模版清洁和掩模版检查操作等操作过程中产生。即使当被安装在步进-重复工具内时，掩模版也受到电场和静电荷源的影响。随着掩模版上的静电荷电量积累，由于静电放电事件而对掩模版造成损伤的风险增加。特别是在相对金属结构之间具有窄缝隙的掩模版上，存在弧光放电的风险。放电事件可能通过蒸发或熔化掩模版上的铬合金而损伤掩模版。当在步进-重复工具中使用已经以此方式被损伤的掩模版时，该损伤可能导致布局错误。用受损掩模版加工的集成电路可能因此不能正确地起作用。因此可能期望能够提供改进的方式来防止对在加工集成电路中所用的光刻掩模版的静电放电损伤。
技术实现思路
本专利技术提供具有静电放电保护特征的光刻掩模版。光刻掩模版可以由透明衬底如熔融石英上的金属结构如铬合金结构形成。在半导体加工操作过程中，掩模版可以被用在光刻工具如步进-重复平版印刷工具中。该掩模版可以被用于图案化集成电路上的层。掩模版上的一些金属结构对应于当在步进-重复平版印刷工具中使用该掩模版时加工的集成电路上的晶体管和其他电子器件。这些金属器件结构可能易于被使用该掩模版过程中积累的静电荷损伤。例如，掩模版器件结构可以包含无金属环。如果静电荷在掩模版上积累，可能横跨该环形成较大的电场。这一电场可能导致该环附近的掩模版上的一部分金属蒸发或熔化。此类损伤可能导致利用该掩模版加工的集成电路中的制造缺陷。为了防止此类损伤，可以在掩模版器件结构附近形成平衡环结构。平衡环结构可以被构建为比器件结构对静电放电更敏感，从而在静电放电的情况下，损伤被限制在不重要的掩模版部分。例如，平衡环结构可以被形成为在宽度上比附近器件结构环更窄的环。平衡环结构的额外特性例如它们的形状和尺寸也可以被选择以确保这些平衡环结构对静电放电更敏感。平衡环结构不被用于形成集成电路上的电路，但是可以帮助确保适应半导体加工设计规则。例如，平衡环结构可以帮助设计者遵守设计规则，这些设计规则确保多个特征不以可能不利地影响操作如蚀刻和化学机械抛光的方式被隔离开。通过附图以及下面对优选实施例的详细描述，本专利技术的更多特征、其本质和各种优点将变得更见明显。附图说明图1是根据本专利技术的实施例可以使用光刻掩模版来加工集成电路的光刻步进-重复工具的示意图。图2是根据本专利技术的实施例与使用掩模版加工半导体器件有关的示例步骤的流程图。图3是已经被静电放电事件损伤的一部分掩模版的顶视图。图4是已经提供有平衡模块以满足设计规则要求的常规掩模版的顶视图。图5是用于设计集成电路并利用掩模版加工这些电路的常规步骤的流程图。图6是根据本专利技术的实施例具有静电放电保护平衡环结构的一部分示例掩模版的顶视图，这些静电放电保护平衡环结构帮助掩模版免受由静电放电事件造成的损坏，同时确保设计规则的适应性。图7、8和9是根据本专利技术的实施例具有正方形轮廓和可变宽度缝隙的示例平衡环结构的顶视图。图10是根据本专利技术的实施例具有120°内角的示例性六边形平衡环结构的顶视图。图11是根据本专利技术的实施例具有108°内角的示例性五边形平衡环结构的顶视图。图12是根据本专利技术的实施例显示平衡环结构的内部如何具有四个直角的示例性正方形平衡环结构的顶视图。图13是根据本专利技术的实施例具有三个60°内角的示例性三角形平衡环结构的顶视图。图14是根据本专利技术的实施例具有五个36°内角的示例性五角星形平衡环结构的顶视图。图15是根据本专利技术的实施例显示与掩模版上的平衡环结构相关的电场如何随着环宽度而变化的图表。图16是根据本专利技术的实施例显示与掩模版上的平衡环结构相关的电场如何随着平衡环结构的内角大小而变化的图表。图17是根据本专利技术的实施例显示与掩模版上的平衡环结构相关的电场如何受到平衡环结构的内部面积影响的图表。图18是根据本专利技术的实施例具有三角形状和不同大小内角的示例性平衡环结构的顶视图。图19是根据本专利技术的实施例具有矩形形状和不等宽度侧边的示例性平衡环结构的顶视图。图20是根据本专利技术的实施例具有不等内角和不同宽度及长度的环段示例性三角形平衡环结构的顶视图。图21是根据本专利技术的实施例显示可以如何通过选择给定的平衡环结构制造工艺来改变平衡环结构对静电放电事件的敏感度。图22是根据本专利技术的实施例与使用具有平衡环结构的掩模版相关的示例行步骤的流程图。具体实施例方式本专利技术涉及半导体加工技术，并且更特别地涉及适用于加工集成电路的光刻掩模版。这些掩模版可以包括帮助它们抵抗来自静电放电事件的损坏并且帮助掩模版遵守半导体加工设计规则的结构。此类掩模版可以被用于以较小的掩模版导致的加工误差可能性来加工集成电路。任何适当的集成电路都可以使用掩模版来加工。可以使用掩模版加工的集成电路的示例包括专用集成电路、电可编程及掩模可编程的可编程逻辑器件集成电路、数字信号处理器、微处理器、微控制器和存储器芯片。在半导体加工工艺中使用掩模版的过程中，紫外光穿过掩模版。这些掩模版形成用于图案化集成电路结构的紫外光图案。典型的掩模版具有透明衬底层和图案化的不透明层。透明衬底可以由在紫外波长下透明的材料如熔融石英形成。不透明层可以由在紫外波长下不透明的材料形成。通常不透明层是由金属如铬合金(铬)形成的。可以使用任何适当加工技术来形成这些掩模版。例如，沉积的铬合金层可以使用平版印刷技术(例如深紫外平版印刷、电子束平版印刷等)来图案化。在典型制造环境中，掩模版被用在步进-重复平版印刷工具中。步进-重复平版印刷工具可以用于在本文档来自技高网...

【技术保护点】
１．一种光刻掩模版，其包括：透明衬底；以及在所述透明衬底上的金属图案，其形成至少一个平衡环结构。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：C·T·许，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：US