【技术实现步骤摘要】
本专利技术涉及一种在集成电路的设计中，用以使晶体管最优化的技术。为了开发性能及集成度均高的集成电路，构成该集成电路的各程序库单元必须在性能和面积上得到最优化。特别是，晶体管的负载电容、驱动能力、面积等对程序库单元的性能及面积的影响很大，因而，其最优化技术的重要性日益增加。在以往的晶体管最优化方法中，一种是使用以固定电阻来将晶体管模型化，其扩散电容及面积与晶体管的尺寸成比例的模型的方法(″TILOSA posynomial[sic]programming approach to transistor sizing(决定晶体管尺寸的多项式编程方法)″J.P.Fishburn等人，国际计算机辅助设计讨论会报，1985年，第326~328页)；另一种是使用更正确的非线性晶体管动作模型来谋求高精度化的方法(″AesopA tool forautomate transistor sizing(自动决定晶体管尺寸的手段)″设计自动化讨论会报，1985年，第114～120页)。在实际的布局中，晶体管的尺寸比配置区域高度大时，这样配置将该晶体管分割为多个晶体管而将它们并联连接...
【技术保护点】
一种晶体管最优化方法，是在集成电路的设计中，使构成该集成电路的晶体管最优化的方法，其中： 使用对一个晶体管尺寸设定了多个折叠段数的折叠模型，在满足所给定的设计要求的范围内，使晶体管的尺寸及折叠段数最优化。
【技术特征摘要】
JP 1999-3-1 052386/19991.一种晶体管最优化方法，是在集成电路的设计中，使构成该集成电路的晶体管最优化的方法，其中使用对一个晶体管尺寸设定了多个折叠段数的折叠模型，在满足所给定的设计要求的范围内，使晶体管的尺寸及折叠段数最优化。2.根据权利要求1所述的晶体管最优化方法，其中设定晶体管的面积的上限值来作设计上的条件，将在面积不超过所述上限值的范围内，延迟达到最小的尺寸及折叠段数的组合，决定为最佳的组合。3.根据权利要求1所述的晶体管最优化方法，其中上述折叠模型是根据晶体管尺寸的下限值及晶体管的配置区域的高度来设定折叠段数的。4.一种晶体管最优化方法，是在集成电路的设计中，使构成该集成电路的晶体管最优化的方法，其中包括对各晶体管，求出至少改变尺寸及折叠段数中之一时的性能改善度的第一步骤；和根据所求得的性能改善度，选择要进行的晶体管变更的种类，再实行所选择的那一种类的晶体管变更的第二步骤，重复进行所述第一及第二步骤，以决定各晶体管的尺寸及折叠段数。5.根据权利要求4所述的晶体管最优化方法，其中在所述第二步骤中，作为晶体管变更的种类，选择变更对象的晶体管和至少在该变更对象的晶体管的尺寸及折叠段数中之一。6.根据权利要求4所述的晶体管最优化方法，其中在所述第二步骤中，选择能得到最大性能改善度的晶体管变更的种类。7.根据权利要求4所述的晶体管最优化方法，其中在所述第一步骤中，对一个晶体管计算在同一个折叠段数中稍微改变尺寸时的性能改善度和改变折叠段数时的性能改善度。8.一种晶体管最优化方法，是在集成电路的设计中，使构成该集成电路的晶体管最优化的方法，其中包括对一个晶体管求出每一个折...
【专利技术属性】
技术研发人员：田中正和，福井正博，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。