半导体装置及其制造方法制造方法及图纸

本发明专利技术提供一种半导体装置及其制造方法，半导体装置包括金属线形成于基板上的第一层间介电层中、第一绝缘层覆盖着部分的金属线及第一层间介电层、第二层间介电层在相邻两个金属线之间的凹部中具有气隙、以及保护层形成于未形成凹部的一部分第一层间介电层的上表面中。因此，此可抑制自由基扩散至第一绝缘层所覆盖的层间介电层，从而防止漏电及改良装置的可靠性。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置，更特别涉及一种在金属线之间具有气隙的半导体装置。
技术介绍
随着半导体工业引进了具有更高效能及更大功能性的新一代集成电路(IC)，IC元件的形成密度增加，而IC组件或元件之间的尺寸及间隔减小，继而引发各种问题。举例而言，对于任何两个相邻导电特征，当导电特征之间的距离减小时，所得电容(寄生电容)增加。增加的电容导致功率消耗增加及阻容(RC)时间常数的增加(亦即，信号延迟增加)。两个相邻导电特征(例如，金属线)之间的电容为导电特征之间的空间中所填充的绝缘材料的介电常数(k值)的函数(亦为导电特征之间的距离及导电特征的侧表面的尺寸的函数)。因此，半导体IC效能及功能性的不断改良取决于具有低k值的绝缘(介电)材料的发展。由于具有最低介电常数的物质为空气(k＝1.0)，气隙的形成可进一步减小金属线层的有效k值。
技术实现思路
根据本专利技术的一个实施例，制造半导体装置的方法包括形成第一层间介电层于基板上方。第一凹部会形成于第一层间介电层中。金属线形成于第一凹部中。保护层会形成于金属线之间的第一层间介电层的表面中。第二凹部形成于金属线之间的第一层间介电层中。第二层间介电层会形成以使得气隙形成于第二凹部中。根据本专利技术的另一实施例，制造半导体装置的方法包括形成第一层间介电层于基板之上。保护层形成于第一层间介电层上。第一凹部会藉由蚀刻第一层间介电层及保护层而形成。金属线形成于第一凹部中。第一绝缘层会形成于金属线及保护层上方。藉由蚀刻相邻金属线之间的第一绝缘层、保护层及第一层间介电层，第二凹部可形成。第二绝缘层至少形成于第二凹部中。第二层间介电层会形成以使得气隙形成于第二凹部中。根据本专利技术的另一实施例，半导体装置包括金属线形成于基板上的第一层间介电层中、及第一绝缘层覆盖于金属线及第一层间介电层的多个部分。具有气隙的第二层间介电层是位于相邻两个该金属线之间的凹部中，而保护层形成于未形成凹部的第一层间介电层的上表面的一部分中。以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。附图说明当结合随附的附图进行阅读时，本专利技术的详细描述将能被充分地理解。应注意，根据业界标准实务，各特征并非按比例绘制且仅用于图示目的。事实上，出于论述清晰的目的，可任意增加或减小各特征的尺寸。图1至图9显示了根据本专利技术一实施例的用于制造具有气隙的半导体装置的示例性连续工艺。图10至图12显示了根据本专利技术另一实施例的用于制造具有气隙的半导体装置的示例性连续工艺。图13A与图13B显示了自由基扩散至层间介电层中。其中，附图标记1基板5下层结构10第一层间介电(ILD)层10A下部第一层间介电(ILD)层10B上部第一层间介电(ILD)层12蚀刻终止层15第一凹部15’第一凹部20金属线20A第一线20B第二线20C第三线20D第四线25A第二凹部25B第二凹部30保护层30’保护层30A点40第一绝缘层50遮罩层55开口60第二绝缘层70第二层间介电(ILD)层75A气隙75B气隙具体实施方式应理解，以下揭示内容提供许多不同实施例或实例，以便实施本专利技术的不同特征。下文描述组件及排列的特定实施例或实例以简化本专利技术。当然，这些实例仅为示例性且并不欲为限制性。举例而言，元件的尺寸并不受限于所揭示的范围或值，但可取决于工艺条件及/或装置的所欲特性。此外，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例，且亦可包括可在第一特征与第二特征之间插入形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。为了简明性及清晰性，可以不同尺度任意绘制各特征。另外，为了便于描述，本文可使用空间相对性术语(诸如「之下」、「下方」、「下部」、「上方」、「上部」及类似者)来描述诸图中所图示的一元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性术语意欲包含使用或操作中装置的不同定向。设备可经其他方式定向(旋转90度或处于其他定向上)且因此可同样解读本文所使用的空间相对性描述词。另外，术语「由……制成」可意谓「包含」或「由……组成」中任一者。图1至图9显示了根据本专利技术的一实施例的用于制造具有气隙的半导体装置的示例性连续工艺的剖面图。图1至图9显示制造位于基板上方的金属线层(线位准)中的一者的示例性连续工艺。尽管存在核心结构，诸如位于基板与金属线层之间、构成半导体装置的晶体管或其他元件(例如，触点等)(以下称为「下层结构」)，但为了简明性，图1至图9省略这些元件的细节图示。如图1所示，第一层间介电(ILD)层10是形成于基板1上方的下层结构5之上。层间介电层亦可称为金属间介电(IMD)层。第一ILD层10是由例如一或更多层的低k介电材料制成。低k介电材料具有小于约4.0的k值(介电常数)。一些低k介电材料具有小于约3.5的k值及可具有小于约2.5的k值。用于第一ILD层10的材料包括Si、O、C及/或H元素，诸如SiCOH及SiOC。可将有机材料(诸如聚合物)用于第一ILD层10。举例而言，第一ILD层10由一或更多层含碳材料、有机硅酸盐玻璃、含致孔剂材料及/或上述各者的组合制成。在一些实施例中，氮亦可被包含于第一ILD层10中。第一ILD层10可为多孔层。在一实施例中，第一ILD层10的密度小于约3g/cm3，及在其他实施例中可小于约2.5g/cm3。第一ILD层10的形成可藉由使用例如等离子体增强化学气相沉积(PECVD)、低压CVD(LPCVD)、原子层CVD(ALCVD)及/或旋涂技术。若是使用PECVD，则薄膜的沉积系是在基板温度为约25℃至约400℃范围内的及压力小于100托的情形下进行。在一些实施例中，第一ILD层可包括层间绝缘薄膜及线间绝缘薄膜，以使得金属线主要形成在金属间绝缘薄膜中。层间绝缘薄膜可包括SiOC薄膜，而线间绝缘薄膜可包括四乙氧基硅烷(TEOS)薄膜。如图2所示，第一凹部15是藉由使用包括微影及蚀刻工艺的图案化操作而形成于第一ILD层10中。在一些实施例中，一或更多个通孔(接触孔)(未图示)可连接至第一凹部的底部所形成的下层结构的一或更多个元件。在一些实施例中，蚀刻终止层12可被使用以界定凹部15的底部。在此情况中，第一ILD层10可包括下部第一ILD层10A及上部第一ILD层10B，而蚀刻终止层12插入在两层之间。下部第一ILD层10A及上部第一ILD层10B的材料可相同或不同。若未使用蚀刻终止层，则凹部的深度可藉由控制凹部蚀刻的蚀刻时间或蚀刻速率来控制。如图3所示，金属材料会形成于第一凹部中以形成金属线20。形成金属线的操作包括镶嵌工艺。在镶嵌工艺中，一或更多个金属材料层会形成于第一凹部15及第一ILD层10的上表面中，并进行平坦化操作(诸如化学机械研磨法及/或回蚀刻法)以移除第一ILD层10的上表面上所形成的金属材料的多个部分。藉由CVD、物理气相沉积(PVD)及/或电镀，一或更多个金属材料层可形成。金属线20的金属材料为一或多层的Al、Cu、Co、Mn、W、Ti、Ta、TiN、TaN、TiW、WN、TiAl、TiAlN、TaC、TaCN及TiSiN。举例而言，金属线20可包括由例如TiN及\本文档来自技高网...

【技术保护点】
一种制造半导体装置的方法，其特征在于，该方法包含：形成一第一层间介电层于一基板之上；形成一些第一凹部于该第一层间介电层中；形成一些金属线于该第一凹部中；形成一保护层于该些金属线之间的该第一层间介电层的一表面中；形成一些第二凹部于该些金属线之间的该第一层间介电层中；以及形成一第二层间介电层以使得一些气隙形成于该些第二凹部中。

【技术特征摘要】
2015.08.31 US 14/840,8301.一种制造半导体装置的方法，其特征在于，该方法包含：形成一第一层间介电层于一基板之上；形成一些第一凹部于该第一层间介电层中；形成一些金属线于该第一凹部中；形成一保护层于该些金属线之间的该第一层间介电层的一表面中；形成一些第二凹部于该些金属线之间的该第一层间介电层中；以及形成一第二层间介电层以使得一些气隙形成于该些第二凹部中。2.根据权利要求1所述的方法，其特征在于，形成一保护层包含修改该第一层间介电层的该表面以具有比该第一层间介电层更高的一密度。3.根据权利要求2所述的方法，其特征在于，该保护层的该密度等于或大于2.5g/cm3。4.根据权利要求1所述的方法，其特征在于，形成一保护层包含将氮引入到该第一层间介电层的该表面中。5.根据权利要求1所述的方法，其特征在于，尚包含：在形成该保护层之后及在形成该些第二凹部之前，形成一第一绝缘层于该些金属线及该保护层的一些上表面之上。6.根据权利要求5所述的方法，其特征在于，形成该些第二凹部是将该第一绝缘层覆盖于相邻两个该金属线之间的该第...

【专利技术属性】
技术研发人员：林翔伟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71