铜箔、及使用有它的构件、电路的形成方法、半加成法、印刷配线板的制造方法技术

本发明专利技术提供一种用于半加成法的铜箔，当铜箔积层于树脂衬底并进行整面蚀刻时，转印有铜箔表面轮廓的树脂衬底的蚀刻面与镀敷膜层的结合力变得良好。本发明专利技术的铜箔依序具备铜箔主体层、粗化处理层、及含有铬的防锈处理层，在将上述铜箔自具有上述粗化处理层的面侧积层于树脂衬底上，并使用蚀刻液对上述铜箔进行整面蚀刻的情形中，将通过XPS对上述整面蚀刻后的上述树脂衬底的蚀刻面进行表面分析时的Cr、Zn、C、O、Si的重量浓度(wt％)分别设为A、B、C、D、E时，Cr含量比率(％)[＝A/(A+B+C+D+E)×100]为0.1～10％。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术设及一种铜锥、附有载体的铜锥、覆铜积层体、印刷配线板、半导体封装用 电路形成基板、半导体封装、电子机器、树脂衬底、电路的形成方法、半加成法、印刷配线板 的制造方法。
技术介绍
印刷配线基板及半导体封装基板的电路形成方法W减成法为主流，近年来，因配 线进一步微细化，m-SAP(ModifiedSemi-AdditiveProcess,改良半加成法）或使用铜锥的 表面轮廓的半加成法等新颖方法正在兴起。 在运些新颖的电路形成方法中，作为后者的使用铜锥的表面轮廓的半加成法的一 个示例，可列举下述方法。目P，首先对积层于树脂衬底上的铜锥进行整面蚀刻，利用激光等 对转印有铜锥表面轮廓的蚀刻衬底面进行开孔，实施用W使开孔部导通的无电解锻铜层， 利用干膜覆盖无电解锻铜表面，通过UV曝光及显影而去除电路形成部的干膜，对未被干膜 覆盖的无电解锻铜面实施电气锻铜，并将干膜剥离，最后通过含有硫酸、过氧化氨溶液的蚀 刻液等对无电解锻铜层进行蚀刻（快闪蚀刻、快速蚀刻），由此形成微细的电路。再者，在本 制造工艺示例中，用于无电解锻铜的催化剂处理、用来清洁铜表面的酸洗处理等因各公司 而异，故本文档来自技高网...

【技术保护点】
一种铜箔，其依序具备铜箔主体层、粗化处理层、及含有铬的防锈处理层，在将所述铜箔自具有所述粗化处理层的面侧积层于树脂衬底上，并使用蚀刻液对所述铜箔进行整面蚀刻的情况下，将通过XPS对所述整面蚀刻后的所述树脂衬底的蚀刻面进行表面分析时的Cr、Zn、C、O、Si的重量浓度(wt％)分别设为A、B、C、D、E时，Cr含量比率(％)[＝A/(A+B+C+D+E)×100]为0.1～10％。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：石井雅史，
申请(专利权)人：JX日矿日石金属株式会社，
类型：发明
国别省市：日本;JP