本发明专利技术公开了一种含TSV的Fan-out的封装结构及其封装方法，在介电层的上表面设有基板，在基板的上表面设有键合胶，在键合胶的上表面设有介质层，在介质层的上表面设有塑封体；在键合胶、基板与介电层内设有导电柱，在导电柱的下端部连接有焊球，在介质层内设有布线，在布线的上端部设有凸点，所述导电柱的上端部与布线的下端部相连，在塑封体设有倒装的芯片，芯片与凸点相连。本发明专利技术提供了一种低成本中高密度多芯片集成方案，本发明专利技术减少了三维方向上的封装尺寸。
【技术实现步骤摘要】
本专利技术公开了一种含TSV的Fan-OUt的封装结构，本专利技术还公开了一种含TSV的Fan-out的封装结构的封装方法，本专利技术属于半导体封装
技术介绍
在Si或玻璃上做TSV，中高密度RDL布线和中小节距凸点，通过倒装焊集成具有中高I/O密度的多芯片，然后通过晶圆级塑封完成每个封装模块，在Si或玻璃背面漏出TSV并完成凸点，通过SMT实现和PCB互连。
技术实现思路
本专利技术的目的之一是克服现有技术中存在的不足，提供一种含TSV的Fan-out的封装结构。本专利技术的另一目的是提供一种含TSV的Fan-out的封装结构的封装方法。按照本专利技术提供的技术方案，所述一种含TSV的Fan-out的封装结构，在介电层的上表面设有基板，在基板的上表面设有键合胶，在键合胶的上表面设有介质层，在介质层的上表面设有塑封体；在键合胶、基板与介电层内设有导电柱，在导电柱的下端部连接有焊球，在介质层内设有布线，在布线的上端部设有凸点，所述导电柱的上端部与布线的下端部相连，在塑封体设有倒装的芯片，芯片与凸点相连。—种含TSV的Fan-out的封装结构的封装方法包括以下步骤: a、取基板，在基板内做出导电柱，在基板的上表面做上一层键合胶，在键合胶的上表面做出一层介质层； b、在介质层内做出布线，在布线的上端部做出凸点； C、在凸点上倒装焊上芯片，得到封装半成品； d、在封装半成品的上表面开出切割槽，切割槽的槽底位于基板内； e、在封装半成品的上表面使用塑封胶进行塑封成型，得到塑封体，由塑封体完成对芯片的保护； f、对基板的下表面进行减薄，减薄至导电柱的下端部和塑封体的下端部露出； g、在基板的下表面做上一层介电层并做出焊球，得到封装整体； h、将封装整体沿着切割槽位置进行切割，得到单一的含TSV的Fan-out的封装结构芯片，封装方法结束。所述基板是裸硅晶圆、有机玻璃、无机玻璃薄片、树脂薄片、半导体材料薄片、氧化物晶体薄片、陶瓷薄片、金属薄片、有机塑料薄片、无机氧化物薄片或者陶瓷材料薄片；所述基板的厚度为50um~500um。所述键合胶为热敏环氧树脂或者UV环氧树脂，且上胶方式为涂布、喷涂、贴膜或者注塑，键合胶的厚度为10nm~100um。所述介质层为氧化硅、氮化硅、氮氧化硅、有机硅胶、酸性玻璃胶或者酚醛树脂，所述介质层的厚度为50nm~10um。所述塑封体的材质为邻甲酚甲醛型或脂环族改性环氧树脂为基础树脂的塑封料，塑封体的厚度为10um~1000um。所述介电层的材质为氧化硅、氮化硅、氮氧化硅、有机硅胶、酸性玻璃胶或者酚醛树脂，且介电层的厚度为lnm~10um。本专利技术提供了一种低成本中高密度多芯片集成方案，本专利技术减少了三维方向上的封装尺寸。【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本专利技术中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术步骤a得到的封装体的结构示意图。图2是本专利技术步骤b得到的封装体的结构示意图。图3是本专利技术步骤c得到的封装体的结构示意图。图4是本专利技术步骤d得到的封装体的结构示意图。图5是本专利技术步骤e得到的封装体的结构示意图。图6是本专利技术步骤f得到的封装体的结构示意图。图7是本专利技术步骤g得到的封装体的结构示意图。图8是本专利技术步骤h得到的封装体的结构示意图。【具体实施方式】下面结合具体实施例对本专利技术作进一步说明。以下将结合附图所示的【具体实施方式】对本专利技术进行详细描述。但这些实施方式并不限制本专利技术，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本专利技术的保护范围内。此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术，不代表所讨论的不同实施例及/或结构之间具有任何关联性。本专利技术的各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各【具体实施方式】中的不同步骤，可以进行不同先后顺序的组合，实现本专利技术的专利技术目的。—种含TSV的Fan-out的封装结构，在介电层10的上表面设有基板1，在基板I的上表面设有键合胶3，在键合胶3的上表面设有介质层4，在介质层4的上表面设有塑封体9 ;在键合胶3、基板I与介电层10内设有导电柱2，在导电柱2的下端部连接有焊球11，在介质层4内设有布线5，在布线5的上端部设有凸点6，所述导电柱2的上端部与布线5的下端部相连，在塑封体9设有倒装的芯片7，芯片7与凸点6相连。实施例1 一种含TSV的Fan-OUt的封装结构的封装方法包括以下步骤: a、取厚度为50um且材质为有机玻璃的基板I，在基板I内做出材质为铜的导电柱2，在基板I的上表面做上一层键合胶3，键合胶3为热敏环氧树脂，键合胶3的厚度为10nm，且上胶方式为常规的涂布方式，在键合胶3的上表面做出一层介质层4，介质层4的材质为氧化娃，介质层的厚度为50nm，如图1所示； b、在介质层4内做出布线5，在布线5的上端部做出凸点6，如图2所示； C、在凸点6上倒装焊上芯片7，得到封装半成品，如图3所示； d、在封装半成品的上表面开出切割槽8，切割槽8的槽底位于基板I内，如图4所示； e、在封装半成品的上表面使用邻甲酚甲醛型为基础树脂的塑封料进行塑封成型，得到塑封体9，塑封体9的材质为PI，塑封体的厚度为10um，由塑封体9完成对芯片7的保护，如图5所示； f、对基板I的下表面进行减薄，减薄至导电柱2的下端部和塑封体9的下端部露出，如图6所示； g、在基板I的下表面做上一层介电层10并做出焊球11，介电层10的材质为氮氧化硅，介电层10的厚度为lnm，得到封装整体，如图7所示； h、将封装整体沿着切割槽8位置进行切割，得到单一的含TSV的Fan-out的封装结构芯片，封装方法结束，如图8所示。 实施例2 一种含TSV的Fan-OUt的封装结构的封装方法包括以下步骤: a、取厚度为200um且材质为树脂的取基板1，在基板I内做出材质为铜的导电柱2，在基板I的上表面做上一层键合胶3，键合胶3为UV环氧树脂，键合胶3的厚度为40nm，且上胶方式为常规的喷涂方式，在键合胶3的上表面做出一层介质层4，介质层4的材质为氮化娃，介质层的厚度为500nm，如图1所示； b、在介质层4内做出布线5，在布线5的上端部做出凸点6，如图2所示； C、在凸点6上倒装焊上芯片7，得到封装半成品，如图3所示； d、在封装半成品的上表面开出切割槽8，切割槽8的槽底位于基板I内，如图4所示； e、在封装半成品的上表面使用脂环族改性环氧树脂为基础树脂的塑封料进行塑封成型，得到塑封体9，塑封体9的材质为PBO，塑封体的厚度为200um，由塑封体9完成对芯片7的保护，如图5所示； f、对基板I的下表面进行减薄，减薄至导电柱2的下端部和塑封体9的下端部露出，如图6所示； g、在基板I的下表面做上一层介电层10并做出焊球11，介电层10的材质为酸性玻璃胶，介电层10的厚度为lum，得到封装整体，如图7所示； h、将封装整体沿着切割槽8本文档来自技高网...
【技术保护点】
一种含TSV的Fan‑out的封装结构，其特征是：在介电层（10）的上表面设有基板（1），在基板（1）的上表面设有键合胶（3），在键合胶（3）的上表面设有介质层（4），在介质层（4）的上表面设有塑封体（9）；在键合胶（3）、基板（1）与介电层（10）内设有导电柱（2），在导电柱（2）的下端部连接有焊球（11），在介质层（4）内设有布线（5），在布线（5）的上端部设有凸点（6），所述导电柱（2）的上端部与布线（5）的下端部相连，在塑封体（9）设有倒装的芯片（7），芯片（7）与凸点（6）相连。
【技术特征摘要】
【专利技术属性】
技术研发人员：张文奇，宋崇申，冯光建，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。