隔离结构及其形成方法技术

一种隔离结构及其形成方法，所述隔离结构的形成方法包括：提供半导体衬底，所述半导体衬底包括PMOS晶体管区和NMOS晶体管区，所述PMOS晶体管区和NMOS晶体管区相邻；在PMOS晶体管区和NMOS晶体管区之间的所述半导体衬底内形成沟槽；在所述沟槽的底部及侧壁形成衬氧化层；在PMOS晶体管区的所述半导体衬底上形成掩模层，所述掩模层遮盖位于PMOS晶体管区一侧的沟槽侧壁上的衬氧化层，以及部分宽度的沟槽底部上的衬氧化层；以所述掩模层为掩模，对暴露的衬氧化层进行离子注入；在所述沟槽内填充满绝缘层。所述隔离结构的形成方法一方面能够提高PMOS晶体管的性能，另一方面能够防止NMOS晶体管性能下降。

【技术实现步骤摘要】
隔离结构及其形成方法
本专利技术涉及半导体工艺
，尤其是涉及一种隔离结构及其形成方法。
技术介绍
随着半导体制造技术的不断发展，半导体器件的尺寸越来越小，集成度越来越高。半导体器件的隔离技术也由原来的硅局部氧化隔离(LocalOxidationofSilicon，LOCOS)发展到浅沟槽隔离(ShallowTrenchIsolation，STI)。现有浅沟槽隔离结构的形成方法如图1至图3所示。请参考图1，在半导体衬底100上形成沟槽110，沟槽110两侧的半导体衬底100分别用于形成PMOS晶体管和NMOS晶体管。请参考图2，在沟槽110的底部和侧壁形成衬氧化层120。请参考图3，在沟槽110内填充绝缘材料130，形成浅沟槽隔离结构。当现有浅沟槽隔离结构形成在一个NMOS晶体管和一个PMOS晶体管之间时，由于衬氧化层120的存在，浅沟槽隔离结构具有压缩应力。在沟道区区域长度方向上，压缩应力能够提高空穴的迁移率，但是降低了电子的迁移率。而PMOS晶体管沟道区区域中的载流子为空穴，NMOS晶体管沟道区区域中的截流子为电子，因此，现有浅沟槽隔离结构通常有利于提高PMOS晶体管的性能，但同时降低了NMOS晶体管的性能。为此，需要一种新的隔离结构及其形成方法，以在提高PMOS晶体管性能的同时，避免NMOS晶体管性能下降。
技术实现思路
本专利技术解决的问题是提供一种隔离结构及其形成方法，以使得在一个NMOS晶体管和一个PMOS晶体管之间形成隔离结构时，一方面能够提高PMOS晶体管的性能，另一方面能够防止降低NMOS晶体管性能。为解决上述问题，本专利技术提供一种隔离结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括PMOS晶体管区和NMOS晶体管区，所述PMOS晶体管区和NMOS晶体管区相邻；在PMOS晶体管区和NMOS晶体管区之间的所述半导体衬底内形成沟槽；在所述沟槽的底部及侧壁形成衬氧化层；在PMOS晶体管区的所述半导体衬底上形成掩模层，所述掩模层遮盖位于PMOS晶体管区一侧的沟槽侧壁上的衬氧化层，以及部分宽度的沟槽底部上的衬氧化层；以所述掩模层为掩模，对暴露的衬氧化层进行离子注入；去除所述掩模层后，在所述沟槽内填充满绝缘层。可选的，所述离子为氮离子、碳离子和硅离子的至少其中之一，所述离子浓度范围包括5E13/cm2～1E15/cm2，所述离子注入的能量范围包括3Kev～7Kev，所述离子注入的倾斜角度范围包括0°～10°。可选的，采用热氧化法或者现场蒸汽法形成所述衬氧化层。可选的，所述衬氧化层的材料包括二氧化硅，所述衬氧化层的厚度范围包括5nm～20nm。可选的，所述掩模层的材料包括光刻胶。可选的，沟槽底部上的衬氧化层被遮盖的宽度占全部沟槽底部上的衬氧化层宽度的二分之一。为解决上述问题，本专利技术还提供了一种隔离结构，包括：半导体衬底，所述半导体衬底包括PMOS晶体管区和NMOS晶体管区，所述PMOS晶体管区和NMOS晶体管区相邻；位于PMOS晶体管区和NMOS晶体管区之间的所述半导体衬底内沟槽；位于所述沟槽侧壁及底部的衬氧化层；填充满所述沟槽的绝缘层；其中，位于ＮMOS晶体管区一侧的沟槽侧壁上及沟槽底部部分宽度上的衬氧化层内注入有离子。可选的，所述离子为氮离子、碳离子和硅离子的至少其中之一，所述离子的浓度范围包括5E13/cm2～1E15/cm2。可选的，所述衬氧化层的材料包括二氧化硅，所述衬氧化层的厚度范围包括5nm～20nm。可选的，沟槽底部上的衬氧化层注入有离子的宽度占全部沟槽底部上衬氧化层宽度的二分之一。可选的，所述衬氧化层注入有所述离子的部分占全部所述衬氧化层的二分之一。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术技术方案通过对衬氧化层靠近NMOS晶体管的部分进行离子注入，从而使衬氧化层靠近NMOS晶体管的部分内部压缩应力得到释放，而衬氧化层靠近PMOS晶体管的部分仍然保持原有的压缩应力，压缩应力能够提高空穴的迁移率，但降低了电子的迁移率，因此，所述衬氧化层一方面能够提高PMOS晶体管沟道的空穴迁移率，使PMOS晶体管性能得到提高，另一方面防止NMOS晶体管沟道中的电子迁移率因衬氧化层的压缩应力而下降，从而防止NMOS晶体管性能下降。进一步，将所述离子的浓度范围控制在5E13/cm2～1E15/cm2，从而一方面保证相应部分的衬氧化层内部应力得到释放，消除相应部分的衬氧化层对半导体衬底的压缩应力，另一方面保证衬氧化层的性能和作用不受影响。附图说明图1至图3为现有隔离结构形成方法示意图；图4至图7为本专利技术隔离结构的形成方法一实施例示意图。具体实施方式为了使NMOS晶体管和PMOS晶体管中的载流子迁移率都得到提高，现有方法通常在PMOS晶体管源漏区域设置锗化硅，从而增加PMOS晶体管沟道区区域的压缩应力，从而提高空穴的迁移率，在NMOS晶体管源漏区域进行应变记忆技术(stressmemorizationtechniques，SMT)，从而增加NMOS晶体管沟道区区域的拉伸应力，从而提高电子的迁移率，但是，无论是应用锗化硅还是应变记忆技术，都将增加复杂的工艺步骤。为此，本专利技术提供一种隔离结构的形成方法，所述形成方法先形成衬氧化层，再遮盖住靠近PMOS晶体管的部分衬氧化层，同时暴露靠近NMOS晶体管的部分衬氧化层，并对暴露部分的衬氧化层进行离子注入以释放暴露部分衬氧化层的压缩应力，从而使靠近PMOS晶体管一侧的衬氧化层保持有压缩应力，提高PMOS晶体管的性能，而靠近NMOS晶体管的衬氧化层没有压缩应力，从而防止NMOS晶体管性能下降，所述形成方法工艺步骤简单，节省成本。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。本专利技术实施例一提供一种隔离结构的形成方法，请参考图4至图7。请参考图4，提供半导体衬底200。本实施例中，半导体衬底200可以是硅衬底或者锗硅衬底等，也可以是绝缘体上半导体衬底200，本实施例以硅衬底为例。半导体衬底200为形成各种半导体器件提供一个载体。本实施例中，所述半导体衬底包括PMOS晶体管区和NMOS晶体管区，所述PMOS晶体管区和NMOS晶体管区相邻。请继续参考图4，在PMOS晶体管区和NMOS晶体管区之间的半导体衬底200内形成沟槽210。本实施例中，形成沟槽210的过程可以包括：采用湿法氧化在半导体衬底200上形成缓冲层，然后采用（LowPressureChemicalVaporDeposition，LPCVD）低压力化学气相沉积法工艺在所述缓冲层上形成掩模层，再对所述掩模层进行退火，之后对所述掩模层进行图案化，此后以图案化的所述掩模层为掩模，采用反应离子刻蚀工艺蚀刻半导体衬底200，形成沟槽210，最后去除掩模层。本实施例中，影响沟槽210刻蚀的因素主要有温度、压力、RF功率、刻蚀气体及其组分等，蚀刻过程最关键的是控制沟槽210的形状，因为沟槽210的形状影响沟槽210填充，为此，本实施例将沟槽210蚀刻成上宽下窄的开口形状，以有利于沟槽210的填充。本实施例中，可采用氮化硅作为所述掩模层，为防止氮化硅的应力在半导体衬底200中引起缺陷，采用薄层SiO2做缓冲层(padoxide)，来释放氮化硅和半导体衬底200本文档来自技高网...

【技术保护点】
一种隔离结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括PMOS晶体管区和NMOS晶体管区，所述PMOS晶体管区和NMOS晶体管区相邻；在PMOS晶体管区和NMOS晶体管区之间的所述半导体衬底内形成沟槽；在所述沟槽的底部及侧壁形成衬氧化层；在PMOS晶体管区的所述半导体衬底上形成掩模层，所述掩模层遮盖位于PMOS晶体管区一侧的沟槽侧壁上的衬氧化层，以及部分宽度的沟槽底部上的衬氧化层；以所述掩模层为掩模，对暴露的衬氧化层进行离子注入；去除所述掩模层后，在所述沟槽内填充满绝缘层。

【技术特征摘要】
1.一种隔离结构的形成方法，其特征在于，不采用应变记忆技术，所述形成方法包括：提供半导体衬底，所述半导体衬底包括PMOS晶体管区和NMOS晶体管区，所述PMOS晶体管区和NMOS晶体管区相邻；在PMOS晶体管区和NMOS晶体管区之间的所述半导体衬底内形成沟槽；在所述沟槽的底部及侧壁形成衬氧化层，衬氧化层是由半导体衬底上的硅被氧化成二氧化硅而形成的，形成衬氧化层会使得半导体衬底表面产生压缩应力；在PMOS晶体管区的所述半导体衬底上形成掩模层，所述掩模层遮盖位于PMOS晶体管区一侧的沟槽侧壁上的衬氧化层，以及部分宽度的沟槽底部上的衬氧化层；以所述掩模层为掩模，对暴露的衬氧化层进行离子注入，使得衬氧化层靠近NMOS晶体管的部分的压缩应力得到释放，而衬氧化层靠近PMOS晶体管的部分的压缩应力在离子注入过程中不发生变化；去除所述掩模层后，在所述沟槽内填充满绝缘层；形成的最终结构中保留衬氧化层。2.如权利要求1所述的隔离结构的形成方法，其特征在于，所述离子为氮离子、碳离子和硅离子的至少其中之一，所述离子浓度范围包括5E13/cm2～1E15/cm2，所述离子注入的能量范围包括3Kev～7Kev，所述离子注入的倾斜角度范围包括0°～10°。3.如权利要求1所述的隔离结构的形成方法，其特征在于，采用热氧化法或者现场蒸汽法形成所述衬氧化层。4.如权利要求1所述的隔离结构的形成方法，其特征在于，所述衬氧化层的材料包括二氧化硅，所述衬氧化层的厚度范围包括5...

【专利技术属性】
技术研发人员：魏琰，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31