一种非易失性存储器单元、非易失性存储器及其操作方法技术

本发明专利技术公开了一种非易失性存储器单元、非易失性存储器及非易失性存储器单元的操作方法，该非易失性存储器包括非易失性存储器单元的阵列。每个非易失性存储器单元包括形成于第一井上的耦合装置，读取装置，形成于第二井上且耦接于所述耦合装置的浮接闸极装置，形成于所述第二井上的可编程装置，以及形成于第三井上且耦接于所述浮接闸极装置的抹除装置。所述读取装置、所述可编程装置以及所述抹除装置形成于相异的井，以使所述非易失性存储器单元的读取操作、编程操作以及抹除操作的循环数可分开计数。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种非易失性存储器单元、非易失性存储器及非易失性存储器单元的操作方法，该非易失性存储器包括非易失性存储器单元的阵列。每个非易失性存储器单元包括形成于第一井上的耦合装置，读取装置，形成于第二井上且耦接于所述耦合装置的浮接闸极装置，形成于所述第二井上的可编程装置，以及形成于第三井上且耦接于所述浮接闸极装置的抹除装置。所述读取装置、所述可编程装置以及所述抹除装置形成于相异的井，以使所述非易失性存储器单元的读取操作、编程操作以及抹除操作的循环数可分开计数。【专利说明】
本专利技术提供一种非易失性存储器，尤其涉及一种具有多个非易失性存储器单元以阵列形式组成的结构的非易失性存储器。
技术介绍
非易失性存储器常以互补式金属氧化物半导体(complementary metal oxidesemiconductor,CMOS)制程制造。非易失性存储器中的每个非易失性存储器单元是制造成可执行读取(read)操作、编程(program)操作与抹除(erase)操作。现有的非易失性存储器单元的结构有一普遍的缺陷，也就是经多次编程/读取/抹除操作后，其耐用性不良。非易失性存储器单元的读取装置通常置放于扩散区(diffus1n reg1n)，且具有抹除装置与可编程装置的功能。当读取非易失性存储器单元时，发生在共享主动区(shared activereg1n)且不断累积的编程操作与抹除操作，会使非易失性存储器单元的电子特性退化且门槛值漂移。因此，现有技术的非易失性存储器单元，其可承受且不会发生错误的编程与读取的循环次数无法达到最大值。
技术实现思路
本专利技术实施例提供一种非易失性存储器单元，所述非易失性存储器单元包括耦合装置，读取装置，浮接闸极装置，可编程装置以及抹除装置。所述耦合装置，形成于第一井上；所述读取装置，电连接于所述耦合装置；所述浮接闸极装置，形成于第二井上；所述可编程装置，电连接于所述浮接闸极装置，且形成于所述第二井上；所述抹除装置，形成于第三井上。其中所述耦合装置，所述浮接闸极装置以及所述抹除装置耦接于共同浮接闸极。 本专利技术另一实施例提供一种非易失性存储器，所述非易失性存储器包括多个非易失性存储器单元；多条第一位元线，每条第一位元线耦接于形成于相对应栏的非易失性存储器单元的读取装置的第一端；多条第二位元线，每条第二位元线耦接于形成于相对应栏的非易失性存储器单元的可编程装置的第一端；多条第一字元线，每条第一字元线耦接于形成于相对应列的非易失性存储器单元的读取装置的闸极端；多条第二字元线，每条第二字元线耦接于形成于相对应列的非易失性存储器单元的可编程装置的闸极端；多条源极线，每条源极线耦接于形成于相对应列的非易失性存储器单元的耦合装置的第二端；以及多条抹除线，每条抹除线耦接于形成于相对应列的非易失性存储器单元的抹除装置的第一端。 本专利技术另一实施例提供一种非易失性存储器单元的操作方法。所述非易失性存储器单元包括耦接于第一位元线与第一字元线的读取装置，耦接于所述读取装置与源极线的耦合装置，耦接于第二位元线与第二字元线的可编程模块，以及耦接于所述耦合装置、所述可编程模块以及抹除线的抹除装置。所述方法包括:于读取操作的期间，使能所述读取装置与所述耦合装置，且禁用所述可编程模块；于编程操作的期间，使能所述可编程模块，且禁用所述读取装置；以及于抹除操作的期间，使能所述抹除装置，且禁用所述读取装置；其中所述读取装置的操作与所述可编程模块的操作互相独立。 【专利附图】【附图说明】 图1是本专利技术实施例中非易失性存储器单元的方块示意图。 图2是本专利技术第一实施例的非易失性存储器单元的结构示意图。 图3是图2的非易失性存储器单元沿线段3-3’的剖面示意图。 图4A是图2的非易失性存储器单元沿线段4-4’的剖面示意图。 图4B是本专利技术另一实施例中图2的非易失性存储器单元沿线段4-4’的剖面示意图。 图5A是图2的非易失性存储器单元沿线段5-5’的剖面示意图。 图5B是本专利技术另一实施例中图2的非易失性存储器单元沿线段5-5’的剖面示意图。 图6是图2的非易失性存储器单元沿线段6-6’的剖面示意图。 图7是图2的非易失性存储器单元的线路示意图。 图8是本专利技术第二实施例的非易失性存储器单元的结构示意图。 图9是图8的非易失性存储器单元沿线段9-9’的剖面示意图。 图10是图8的非易失性存储器单元沿线段10-10’的剖面示意图。 图11是图8的非易失性存储器单元沿线段11-11’的剖面示意图。 图12是图8的非易失性存储器单元沿线段12-12’的剖面示意图。 图13是图8的非易失性存储器单元的线路示意图。 图14是本专利技术第三实施例中非易失性存储器单元的结构示意图。 图15是图14的非易失性存储器单元的线路示意图。 图16是本专利技术第四实施例的非易失性存储器单元的结构示意图。 图17是图16的非易失性存储器单元的线路示意图。 图18是本专利技术第五实施例的非易失性存储器单元的结构示意图。 图19是本专利技术实施例中具有多个非易失性存储器单元的非易失性存储器的示意图。 其中，附图标记说明如下: 010、100、300、500、700、800、910 非易失性存储器单元 900非易失性存储器 011、D11、D31、D51、D71、D81、 耦合装置 921 012,D12,D32,D52,D72,D82, 读取装置 922 D13、D33、D53、D73、D83、932浮接闸极装置 013、D14、D34、D54、D74、D84、可编程装置 931 014、D15、D35、D55、D75、D85、抹除装置 941 D56、D76辅助装置 BLr第一位元线 BLp第二位元线 WLr第一字元线 WLp第二字元线 EL抹除线 SL源极线 114、314、514、714、814浮接闸极 115、124、315、324、524、715、724、闸极 824 111、311、511、711、811第一扩散区 112、312、512、712、812第二扩散区 113、313、513、713、813第三扩散区 121、321、521、721、821第四扩散区 122、322、522、722、822第五扩散区 123、323、523、723、823第六扩散区 131、331、531、731、831第七扩散区 132、332、532、732、832第八扩散区 816第九扩散区 110,310,510,710,810,920第一井 120、320、520、720、820、930第二井 130、330、530、730、830、940第三井 340、740第四井 3-3，、4-4，、5-5，、6-6，、9-9，、线段 10-10，、11-11，、12_12， N11、N31、N51、N71第一 N型金氧半场效晶体管装置 N12、N32、N52、N72第二 N型金氧半场效晶体管装置 N33.N73第三N型金氧半场效晶体管装置 N34.N74第四N型金氧半场效晶体管装置 N75第五N型金氧半场效晶体管装本文档来自技高网...

【技术保护点】
一种非易失性存储器单元，其特征在于，所述非易失性存储器单元包括：耦合装置，形成于第一井上；读取装置，电连接于所述耦合装置；浮接闸极装置，形成于第二井上；可编程装置，电连接于所述浮接闸极装置，且形成于所述第二井上；以及抹除装置，形成于第三井上；其中所述耦合装置，所述浮接闸极装置以及所述抹除装置耦接于共同浮接闸极。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：景文澔，赖妍心，王世辰，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：中国台湾;71