存储器编程方法和设备技术

提供一种存储器编程方法和设备。所述存储器编程设备包括：存储器读取器，被构造为读取与可编程存储器的地址相关的多个单元中的读数据；存储器写入器，被构造为将写数据记录在所述多个单元上，将写数据与读数据进行比较，产生重写模式，并纠正所述多个单元中的至少一个不匹配的单元。因此，可减少编程处理时间并增加成品率。

【技术实现步骤摘要】
存储器编程方法和设备本申请要求于2013年9月10日在韩国知识产权局提交的第10-2013-0108737号韩国专利申请的权益，该申请的整个公开通过引用包含于此以用于所有目的。
以下描述涉及一种存储器编程方法和设备，并涉及一种用于一次性可编程存储器的多比特编程方法和设备。
技术介绍
一次性可编程(OTP)存储器包括多个OTP单元，所述单元被布置在行方向和列方向上。 OTP单元形成在易失性或非易失性存储器元件(诸如动态随机存取存储器(DRAM)、电可擦除可编程只读存储器(EEPROM)或FLASH)中以用于存储器修复。此外，在混合了模拟芯片和数字芯片的混合信号芯片中，OTP单元被用于微调内部操作电压和频率。 总体来说，OTP单元包括由MOSFET(金属氧化物半导体场效应晶体管，在下文中，称作MOS晶体管)形成的反熔丝和至少一个MOS晶体管。在每个存储器中OTP单元被形成为单个或阵列，从而被用于修复或微调。 韩国第10-0845407号登记专利(2008年7月3日)涉及一种一次性可编程单元和具有一次性可编程单元的OTP存储器，该一次性可编程单元和OTP存储器实施了较少的MOS晶体管从而可具有较小的面积和较短的存取时间，并具有逆变式感测放大器从而可减少漏电流和面积。 韩国第10-1051673号登记专利(2011年7月19日)涉及一种反熔丝及其形成方法以及具有反熔丝的非易失性存储器装置，能够稳定击穿由MOS晶体管形成的反熔丝的栅极绝缘层，从而改进读取操作期间的数据感测边缘(margin)并增强操作可靠性。 图1是示出现有技术中的OTP存储器编程方法的截面图。参照图1，通过将高电压(S卩，0TPV)提供至OTP单元100的反熔丝(例如，CMOS反熔丝)并破坏CMOS栅极绝缘层(例如，栅极氧化层)103以将栅极104和衬底101之间的电阻值减小到特定电阻值(例如，几M欧姆)来执行OTP存储器编程方案。 OTP单元100的反熔丝包括:栅极104，形成在衬底101上；结区105，形成在衬底中并曝露于栅极104的侧壁方向；栅极绝缘层103，以相对薄的厚度形成在栅极104和衬底101之间。 结区105和拾取区106(即，将偏置提供至阱102的区域)相互连接，并与地电压端子VSS连接。另外，写电压OTPV通过金属线被提供至栅极104。因此，在栅极104和衬底101之间形成高电场,从而破坏栅极绝缘层103并使栅极104和衬底101电短路。 本领域中的OTP编程方案包括:写入数据，读取写在OTP存储器上的数据，将已写入的数据与将被写入的数据进行比较。此外，本领域中的OTP存储器编程方案重复执行这些处理直到OTP存储器中的所有比特的测试通过为止(即，写入的数据与将被写入的数据匹配)。例如，当对OTP存储器的8比特单元执行写处理时，如果OTP存储器中的所有8比特数据的测试没有通过，则再次对所有8比特数据执行重写处理。 高电流能集中在栅极绝缘层被击穿的路径上，从而栅极绝缘层未被击穿的单元的能量浓度相对减少。因此，由于绝缘层的破坏没有被正确地执行，因此写处理花费长时间，并且成品率降低。
技术实现思路
提供本
技术实现思路
来以简化的形式介绍在以下【具体实施方式】中被进一步描述的构思的选择。本
技术实现思路
不意图确定要求保护的主题的关键特征或必要特征，也不意图用于帮助确定要求保护的主题的范围。 在一方面，提供一种存储器编程设备，包括:存储器读取器，被构造为读取与可编程存储器的地址相关的多个单元中的读数据；存储器写入器，被构造为将写数据记录在所述多个单元上，将读数据和写数据进行比较，产生重写模式，并纠正所述多个单元中的至少一个不匹配的单元。 存储器读取器还可被构造为响应于纠正不匹配的单元而使用所述地址对多个单元中的读数据执行重读操作以产生重读数据。 存储器写入器还可被构造为使用重读数据更新重写模式以对至少一个再次不匹配的单元执行再纠正操作。 存储器读取器和存储器写入器可顺序地重复重读操作和再纠正操作直到记录在所述多个单元上的内容不发生错误。 存储器写入器还可被构造为对写数据和读数据执行异或运算以产生掩码数据，并且存储器写入器还包括:重写模式产生器，被构造为执行掩码数据和写数据之间的逻辑与运算以产生重写模式。 存储器写入器可包括:重写模式存储模块，被构造为存储重写模式。 存储器写入器可包括:电压产生器，被构造为产生熔断电压；电压提供器，被构造为基于重写模式将熔断电压提供到所述至少一个不匹配的单元。 电压提供器可包括:多个开关，被构造为基于重写模式而被控制，并将熔端电压提供至所述多个单元。 所述设备可包括:控制器，被构造为对再纠正操作的次数进行计数并确定再纠正操作的重复次数是否超出预定次数。 所述设备可包括:地址解码器，被构造为接收编程数据并提取与存储器的特定地址相关联的单元选择信息。 所述控制器可被构造为使地址解码器执行如下操作:接收编程数据，响应于写在所述多个单元上的内容未出现错误或再纠正操作的重复次数超出预定次数而提取不同的单元选择信息，并针对所述特定地址更新写数据。 所述控制器可被构造为基于时钟信号和重写模式控制存储器读取器、存储器写入器和地址解码器。 被提供至所述多个单元的熔断电压可从7.5V变化至8V。 所述预定次数基于应用的产品而改变。 在另一总体方面，提供一种存储器编程方法，所述方法包括:将写数据写在与可编程存储器的地址相关的多个单元上；读取所述多个单元中的读数据；基于写数据与读数据的比较产生重写模式；纠正所述多个单元中的至少一个不匹配的单元。 产生重写模式的操作可包括:对写数据和读数据执行XOR(异或)运算以产生掩码数据；对产生的掩码数据和写数据执行与运算以产生重写模式。 写入写数据的操作可包括:在写入写数据之前测试操作参数。 在另一总体方面，提供一种可编程存储器测试器，包括:存储器包含器，被构造为包含可编程存储器；存储器编程设备，被构造为对存储器进行编程，所述存储器编程设备包括:存储器读取器，被构造为读取与可编程存储器的地址相关的多个单元中的读数据；存储器写入器，被构造为将写数据记录在所述多个单元上，将写数据与读数据进行比较，产生重写模式，并纠正所述多个单元中的至少一个不匹配的单元。 在另一总体方面，提供一种能够减少存储器编程处理时间并增加成品率的存储器编程方法和设备。 在另一总体方面，提供一种能够控制存储器编程循环的方法和设备。 在另一总体方面，提供一种存储器编程技术以通过产生并更新重写模式来减少存储器编程处理时间并增加成品率。 在另一总体方面，提供一种存储器编程技术以通过执行写数据与已写入的数据的比较操作来控制存储器编程循环。 从以下的【具体实施方式】、附图和权利要求，其它特征和方面将变得清楚。 【附图说明】 图1是示出OTP存储器编程方法的示例的示图。 图2是示出存储器编程设备的示例的示图。 图3是示出图2中示出的存储器编程设备的操作的示例的示图。 图4是示出存储器编程方法的时序框图的示例的示图。 图5是示出在图2中示出的存储器编程设备上执行的存储器编程方法的示例的示图。 贯穿附图和【具体实施方式】本文档来自技高网...

【技术保护点】
一种存储器编程设备，包括：存储器读取器，被构造为读取与可编程存储器的地址相关的多个单元中的读数据；存储器写入器，被构造为：将写数据记录在所述多个单元上，将写数据与读数据进行比较，产生重写模式，纠正所述多个单元中的至少一个不匹配的单元。

【技术特征摘要】
2013.09.10 KR 10-2013-01087371.一种存储器编程设备，包括: 存储器读取器，被构造为读取与可编程存储器的地址相关的多个单元中的读数据； 存储器写入器，被构造为: 将写数据记录在所述多个单元上， 将写数据与读数据进行比较， 产生重写模式， 纠正所述多个单元中的至少一个不匹配的单元。2.如权利要求1所述的设备，其中，存储器读取器还被构造为响应于纠正不匹配的单元而使用所述地址对所述多个单元中的读数据执行重读操作以产生重读数据。3.如权利要求2所述的设备，其中，存储器写入器还被构造为使用重读数据更新重写模式以对至少一个再次不匹配的单元执行再纠正操作。4.如权利要求3所述的设备，其中，存储器读取器和存储器写入器顺序地重复重读操作和再纠正操作直到记录在所述多个单元上的内容不发生错误。5.如权利要求1所述的设备，其中，存储器写入器还被构造为对写数据和读数据执行异或运算以产生掩码数据，并且存储器写入器还包括:重写模式产生器，被构造为执行掩码数据和写数据之间的逻辑与运算以产生重写模式。6.如权利要求5所述的设备，其中，存储器写入器还包括:重写模式存储模块，被构造为存储重写模式。7.如权利要求1所述的设备，其中，存储器写入器还包括: 电压产生器，被构造为产生熔断电压； 电压提供器，被构造为基于重写模式将熔断电压提供到所述至少一个不匹配的单元。8.如权利要求7所述的设备，其中，电压提供器还包括:多个开关，被构造为基于重写模式而被控制，并将熔断电压提供至所述多个单元。9.如权利要求4所述的设备，还包括: 控制器，被构造为对再纠正操作的次数进行计数并确定再纠正操作的重复次数是否超出预定...

【专利技术属性】
技术研发人员：柳凡善，尹泰日，刘大荣，
申请(专利权)人：美格纳半导体有限公司，
类型：发明
国别省市：韩国;KR