功率半导体的晶圆片级芯片规模封装及其制造方法技术

公开了功率半导体的晶圆片级芯片规模封装及其制造方法。晶圆片级芯片规模封装包括：具有第一厚度的半导体衬底；形成在半导体衬底上的输入

【技术实现步骤摘要】
功率半导体的晶圆片级芯片规模封装及其制造方法
[0001]相关申请的交叉引用
[0002]本申请根据35U.S.C.
§
119要求于2022年3月17日在韩国知识产权局提交的韩国专利申请第10
‑
2022
‑
0033131号的权益，出于所有目的通过引用将该申请的全部公开内容并入本文。


[0003]下面的描述涉及功率半导体的晶圆片级芯片规模封装及其制造方法，其可以通过在半导体衬底的上表面上形成具有预定厚度的前金属层来防止由于半导体衬底与后金属层的热膨胀系数之间的差异而导致的半导体管芯的翘曲。

技术介绍

[0004]目前，半导体工业的主要趋势之一是尽可能减小半导体器件的尺寸。因此，提出芯片规模封装(芯片尺寸封装)以将半导体器件封装的尺寸减小为像芯片一样。特别地，晶圆片级芯片规模封装(WLCSP)可以由半导体晶片一次性组装和制造封装。因此，WLCSP可以以低成本和良好的电子特性制造具有芯片尺寸的最小封装。
[0005]然而，封装的厚度可以根据功率半导体的类型而减小。在一个示例中，典型的封装厚度大约超过100μm。由于MOSFET类型的WLCSP需要较低的导通电阻(低Ron)，即，低漏
‑
源电阻(低Rdson)和低源
‑
源电阻(Rsson)，因此设计与典型封装相比更薄厚度的封装可能是重要的。
[0006]因此，在传统技术中已经存在减小半导体衬底的厚度以及增加后金属层的厚度的方法。
[0007]后金属层可以实现为公共漏电极，并且可以通过增加后金属层的厚度来减小漏电极的电阻。
[0008]然而，在具有这样的结构的封装中，由于半导体衬底与后金属层的热膨胀系数之间的差异而可能发生翘曲，并且随着半导体衬底的厚度变得更薄以及随着后金属层的厚度变得更厚，翘曲可能变得更严重。在这种情况下，可能对半导体器件施加过大的应力。因此，当封装安装在印刷电路板(PCB)上时，组装质量可能较差，并且薄半导体衬底可能破裂和破坏。

技术实现思路

[0009]提供该
技术实现思路
是为了以简化的形式介绍一系列构思，这些构思将在下面的具体实施方式中进一步描述。该
技术实现思路
不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用作在确定所要求保护的主题的范围时的帮助。
[0010]在一般方面，一种晶圆片级芯片规模封装，包括：具有第一厚度的半导体衬底；形成在半导体衬底上的输入
‑
输出垫；形成在输入
‑
输出垫上的具有第二厚度的前金属层；形成在半导体衬底的下表面上的具有第三厚度的后金属层；以及形成在半导体衬底上的金属
凸块。
[0011]第一厚度可以小于60μm，并且第二厚度可以在10μm至60μm的范围内。第三厚度可以在10μm至100μm的范围内。
[0012]前金属层和后金属层可以包括铜(Cu)。
[0013]该晶圆片级芯片规模封装还可以包括：围绕前金属层的聚酰亚胺层；以及形成在前金属层上的种子金属层。
[0014]前金属层可以形成在除了输入
‑
输出垫之外的半导体衬底上。
[0015]在将该晶圆片级芯片规模封装安装在PCB基板上的工艺中，该后金属层的翘曲可以被该前金属层和该聚酰亚胺层抵消。
[0016]该前金属层和该后金属层由具有相同热膨胀系数的相同金属形成。
[0017]该金属凸块可以包括可焊接金属层。
[0018]在另一一般方面，一种晶圆片级芯片规模封装可以包括：具有第一厚度的半导体衬底；形成在该半导体衬底的上表面上的具有第二厚度的前金属层；以及形成在该半导体衬底的下表面上的具有第三厚度的后金属层，其中，前金属层和后金属层具有相同的热膨胀系数，使得该封装被构造成当该封装安装在PCB衬底上时保持平衡状态。
[0019]第一厚度大于第二厚度，并且第三厚度大于第一厚度。
[0020]在一般方面，一种晶圆片级芯片规模封装的制造方法，包括：制备具有第一厚度的半导体衬底；在半导体衬底上形成第一种子金属层；在第一种子金属层上形成光掩模图案并且形成具有第二厚度的前金属层；去除在除了前金属层之外的区域中形成的光掩模图案和第一种子金属层；在半导体衬底上形成聚酰亚胺层；在聚酰亚胺层上形成第二种子金属层；在第二种子金属层上形成金属凸块；以及在半导体衬底的下表面上形成具有第三厚度的后金属层。
[0021]该前金属层的第二厚度可以最薄，并且后金属层的第三厚度可以最厚。
[0022]第一厚度可以小于60μm，并且第二厚度可以在10μm至60μm的范围内，并且第三厚度可以在10μm至100μm的范围内。
[0023]后金属层的翘曲可以被前金属层和聚酰亚胺层抵消，并且因此，安装在PCB基板上的该晶圆片级芯片规模封装可以保持平衡状态。
[0024]该晶圆片级芯片规模封装的制造方法还可以包括：在半导体衬底上形成输入
‑
输出垫，并且前金属层可以形成在半导体衬底的除了输入
‑
输出垫之外的整个区域上。
[0025]根据以下具体实施方式、附图以及权利要求，其他特征和方面将是明显的。
附图说明
[0026]图1示出了根据本公开内容的一个或更多个实施方式的晶圆片级芯片规模封装。
[0027]图2示出了从对角线方向观察的本公开内容中描述的功率半导体的平面图。
[0028]图3A和图3B示出了根据本公开内容的一个或更多个实施方式的功率半导体的晶圆片级芯片规模封装结构的截面图。
[0029]图4示出了典型的晶圆片级芯片规模封装的翘曲。
[0030]图5示出了没有翘曲的本公开内容的晶圆片级芯片规模封装。
[0031]图6A至图6L示出了根据本公开内容的一个或更多个实施方式的制造功率半导体
的晶圆片级芯片规模封装的工艺的各个操作。
[0032]图7和图8示出了显示典型封装和本公开内容的封装的翘曲的SEM照片。
[0033]在整个附图和具体实施方式中，相同的附图标记指代相同的元件。附图可能未按比例绘制，并且为了清楚、说明性和方便，附图中的元件的相对尺寸、比例和描绘可能被夸大。
具体实施方式
[0034]提供以下具体实施方式以帮助读者获得对本文中描述的方法、设备和/或系统的全面理解。然而，在理解了本申请的公开内容之后，本文中描述的方法、设备和/或系统的各种改变、修改及等同物将变得明显。例如，本文中描述的操作的顺序仅是示例，并且不限于本文中阐述的顺序，而是除了必须以特定顺序发生的操作之外，操作的顺序可以如理解本申请的公开内容之后明显的那样进行改变。另外，为了提高清楚性和简洁性，可以省略在理解本申请的公开内容之后已知的特征的描述，注意，特征及其描述的省略也不旨在承认其为一般知识。
[0035]本文描述的特征可以以不同的形式实施，并且不被解释为限于本文描述的示例。而且，提供了本文中描述的示例仅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶圆片级芯片规模封装，包括：具有第一厚度的半导体衬底；形成在所述半导体衬底上的输入
‑
输出垫；形成在所述输入
‑
输出垫上的具有第二厚度的前金属层；形成在所述半导体衬底的底部上的具有第三厚度的后金属层；以及形成在所述半导体衬底上的金属凸块。2.根据权利要求1所述的晶圆片级芯片规模封装，其中，所述第一厚度小于60μm，并且所述第二厚度在10μm至60μm的范围内，并且所述第三厚度在10μm至100μm的范围内。3.根据权利要求1所述的晶圆片级芯片规模封装，其中，所述前金属层和所述后金属层包括铜(Cu)。4.根据权利要求1所述的晶圆片级芯片规模封装，还包括：围绕所述前金属层的聚酰亚胺层；以及在所述前金属层上的种子金属层。5.根据权利要求1所述的晶圆片级芯片规模封装，其中，所述前金属层形成在除了所述输入
‑
输出垫之外的所述半导体衬底上。6.根据权利要求4所述的晶圆片级芯片规模封装，其中，所述前金属层和所述聚酰亚胺层被构造成在将所述晶圆片级芯片规模封装安装在印刷电路板(PCB)基板上的工艺中抵消所述后金属层的翘曲。7.根据权利要求4所述的晶圆片级芯片规模封装，其中，所述前金属层和所述后金属层由具有相同热膨胀系数的相同金属形成。8.根据权利要求1所述的晶圆片级芯片规模封装，其中，所述金属凸块包括可焊接金属层。9.一种晶圆片级芯片规模封装，包括：具有第一厚度的半导体衬底；形成在所述半导体衬底的上表面上的具有第二厚度的前金属层；以及形成在所述半导体衬底的下表面上的具有第三厚度的后金属层，其中，所述前金属层和所述后金属层具有相同的热膨...

【专利技术属性】
技术研发人员：朴命镐，朴喜津，金范洙，
申请(专利权)人：美格纳半导体有限公司，
类型：发明
国别省市：