半导体结构制造技术

一种半导体结构，包括第一导电结构；介电层，位于第一导电结构上；以及第二导电结构，位于介电层中并电性连接至第一导电结构，且第二导电结构包括：导电层；阻挡层，夹设于导电层的侧壁与介电层的侧壁之间，其中阻挡层不延伸于导电层的下表面与第一导电结构的上表面之间；以及黏着层，夹设于导电层的侧壁与阻挡层之间，其中黏着层不延伸于导电层的下表面与第一导电结构的上表面之间。导电结构的上表面之间。导电结构的上表面之间。

【技术实现步骤摘要】
半导体结构


[0001]本技术实施例涉及半导体装置的内连线结构与其形成方法，尤其涉及减少内连线所用的开口中的阻挡层的体积。

技术介绍

[0002]一般而言，有源装置和无源装置形成在半导体基板之上及之中。一旦形成有源装置与无源装置，可采用一系列导电与绝缘层使有源装置与无源装置彼此连接且连接至外部装置。这些层状物有助于内连线多种有源装置和无源装置，并提供电性连接至外部装置(比如经由接点垫)。
[0003]为了形成内连线于在这些层状物中，可采用一系列的光刻、蚀刻、沉积、与平坦化技术。然而随着有源装置与无源装置的尺寸缩小，这些技术也越来越复杂，亦需减少内连线的尺寸。如此一来，需改进内连线的形成方法与结构，使装置的整体尺寸更小、更便宜、更有效、且具有更少的缺陷或问题。

技术实现思路

[0004]本技术的目的在于提出一种半导体结构，以解决上述至少一个问题。
[0005]本技术一实施例提供的半导体结构，包括：第一导电结构；介电层，位于第一导电结构上；以及第二导电结构，位于介电层中并电性连接至第一导电结构，且第二导电结构包括：导电层；阻挡层，夹设于导电层的侧壁与介电层的侧壁之间，其中阻挡层不延伸于导电层的下表面与第一导电结构的上表面之间；以及黏着层，夹设于导电层的侧壁与阻挡层之间，其中黏着层不延伸于导电层的下表面与第一导电结构的上表面之间。
[0006]根据本技术其中的一个实施方式，该导电层物理接触该介电层的侧壁。
[0007]根据本技术其中的一个实施方式，还包括一盖层位于该第一导电结构与该介电层之间。
[0008]根据本技术其中的一个实施方式，该导电层物理接触该盖层的侧壁。
[0009]根据本技术其中的一个实施方式，该阻挡层物理接触该盖层的侧壁。
[0010]根据本技术其中的一个实施方式，该导电层的一部分夹设于该黏着层的下表面与该第一导电结构的上表面之间。
[0011]根据本技术其中的一个实施方式，该第一导电结构的上表面具有一第一区与一第二区，且该第二区不同于该第一区。
[0012]根据本技术其中的一个实施方式，该介电层覆盖该第一导电结构的上表面的该第一区，且不覆盖该第一导电结构的上表面的该第二区。
[0013]根据本技术其中的一个实施方式，还包括一盖层位于该第一导电结构的上表面的该第一区与该介电层之间。
[0014]根据本技术其中的一个实施方式，还包括一籽晶层位于该导电层与该黏着层之间。
附图说明
[0015]图1、图2、图5、图6、图8至图10、图11A、图11B、图12A、图12B及图13至图28为一些实施例中，制作半导体装置的多种中间阶段的剖视图。
[0016]图3A为一些实施例中，形成阻挡层的方法的流程图。
[0017]图3B为一些实施例中，界面活性剂浸泡工艺的流程图。
[0018]图3C为一些实施例中，界面活性剂浸泡工艺的流程图。
[0019]图4为一些实施例中，形成阻挡层的设施的附图。
[0020]图7A至图7C为一些实施例中，多种界面活性剂分子的附图。
[0021]图29为一些实施例中，导电结构中的多种元素的浓度轮廓。
[0022]图30至图34为一些实施例中，半导体装置的剖视图。
[0023]图35至图37为一些实施例中，半导体装置的剖视图。
[0024]图38至图40为一些实施例中，半导体装置的剖视图。
[0025]图41至图49为一些实施例中，制作半导体装置的多种中间阶段的剖视图。
[0026]图50至图52为一些实施例中，半导体装置的剖视图。
[0027]图53为一些实施例中，半导体装置的剖视图。
[0028]图54为一些实施例中，半导体装置的剖视图。
[0029]图55为一些实施例中，半导体装置的剖视图。
[0030]图56为一些实施例中，半导体装置的剖视图。
[0031]图57为一些实施例中，形成中间结构的方法的流程图。
[0032]图58为一些实施例中，表面调整工艺的流程图。
[0033]附图标记如下：
[0034]T1,T2:厚度
[0035]100,3000,3500,3800,4100,5000,5300,5400,5500,5600:半导体装置
[0036]101:基板
[0037]103:有源及/或无源装置
[0038]105:栅极介电层
[0039]107:栅极
[0040]109:间隔物
[0041]111:源极/漏极区
[0042]113:层间介电层
[0043]115:源极/漏极接点插塞
[0044]117:栅极接点插塞
[0045]201,3001,3501,3801,4101,5001,5301,5401,5501,5601:内连线结构
[0046]2031,2032,203
M
,801,1101,30031,30032,3003
M
,35031,
[0047]35032,3503
M
,38031,38032,3803
M
,41031,41032,4103
M
,50031,50032,5003
M
,53031,53032,5303
M
,54031,54032,5403
M
,55031,55032,5503
M
,56031,56032,5603
M
:金属层
[0048]2051,2052,205
M
:蚀刻停止层
[0049]2071,2072,207
M
:金属间介电层
[0050]209,211,2401,2403:开口
[0051]2091,2111:通孔开口
[0052]2092,2112:线路开口
[0053]213:氧化物层
[0054]300,5700:方法
[0055]301,303,305,307,309,311,313,5701,5703,5705,5709,5711,5713,5801,5803:步骤400:设施
[0056]401:等离子体模块
[0057]403,405:浸泡模块
[0058]407:沉积模块
[0059]601:界面活性剂层
[0060]1501,4201,5309,5409,5509:阻挡层
[0061]701,705,707,709,713,715,717,719,721,723,725,1107.1109,1401:界面活性剂分子
[0062]703:不饱和的碳碳官能基
[0063]711:氮为主的官能基...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：一第一导电结构；一介电层，位于该第一导电结构上；以及一第二导电结构，位于该介电层中并电性连接至该第一导电结构，且该第二导电结构包括：一导电层；一阻挡层，夹设于该导电层的侧壁与该介电层的侧壁之间，其中该阻挡层不延伸于该导电层的下表面与该第一导电结构的上表面之间；以及一黏着层，夹设于该导电层的侧壁与该阻挡层之间，其中该黏着层不延伸于该导电层的下表面与该第一导电结构的上表面之间。2.如权利要求1所述的半导体结构，其特征在于，该导电层物理接触该介电层的侧壁。3.如权利要求1或2所述的半导体结构，其特征在于，还包括一盖层位于该第一导电结构与该介电层之间。4.如权利要求3所述的半导体结构，其特征在于，该导电层物理接触该盖层的侧壁。...

【专利技术属性】
技术研发人员：刘耀闵，郭家邦，金书正，纪志坚，翁政辉，苏鸿文，蔡明兴，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：新型
国别省市：