半导体器件及其形成方法技术

在实施例中，一种器件包括：介电层，位于半导体衬底的有源表面上方；导电通孔，位于介电层中，该导电通孔包括具有非均匀晶粒取向的第一铜层；以及接合焊盘，位于导电通孔上方和介电层中，接合焊盘包括具有均匀晶粒取向的第二铜层，接合焊盘的顶面与介电层的顶面共面。根据本申请的实施例，还提供了半导体器件及其形成方法。成方法。成方法。

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]本申请的实施例涉及半导体器件及其形成方法。

技术介绍

[0002]自集成电路(IC)的发展以来，由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度不断改进，半导体工业经历了持续的快速增长。在大多数情况下，集成密度的这些改进来自于最小部件尺寸的反复减小，这允许将更多组件集成到给定区域中。随着对小型化、更高速度、更大带宽以及更低功耗和延迟的需求的增长，对封装半导体管芯的更小和更具创造性的技术的需求也增长。
[0003]堆叠的半导体器件已经作为进一步减小半导体器件的物理尺寸的有效技术出现。在堆叠的半导体器件中，在不同的半导体晶圆上制造有源电路，诸如逻辑电路和存储器电路。两个或多个半导体晶圆可以通过合适的接合技术接合在一起，以进一步减小半导体器件的形状因数。

技术实现思路

[0004]根据本申请的一个实施例，提供了一种半导体器件，包括：介电层，位于半导体衬底的有源表面上方；导电通孔，位于介电层中，导电通孔包括具有非均匀晶粒取向的第一铜层；以及接合焊盘，位于导电通孔上方和介电层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：介电层，位于半导体衬底的有源表面上方；导电通孔，位于所述介电层中，所述导电通孔包括具有非均匀晶粒取向的第一铜层；以及接合焊盘，位于所述导电通孔上方和所述介电层中，所述接合焊盘包括具有均匀晶粒取向的第二铜层，所述接合焊盘的顶面与所述介电层的顶面共面。2.根据权利要求1所述的半导体器件，其中，所述第二铜层包括多个铜纳米柱，所述铜纳米柱的每个包括多个铜纳米板，所述铜纳米板在远离所述第一铜层延伸的垂直方向上堆叠。3.根据权利要求2所述的半导体器件，其中，所述铜纳米柱通过垂直边界彼此分离。4.根据权利要求2所述的半导体器件，其中，所述铜纳米板通过水平边界彼此分离。5.根据权利要求2所述的半导体器件，其中，所述第一铜层包括第一晶粒，所述第一晶粒具有分布在整个所述第一铜层中的不规则图案，并且所述铜纳米板中的每个铜纳米板包括第二晶粒，所述第二晶粒具有分布在整个所述铜纳米板中的不规则图案。6.根据权利要求1所述的半导体器件，其中，所述接合焊盘还包括所述第一铜层，其中，所述第二铜层设置在所述第一铜层上方。7.一种半导体器件，包括：第一集成电路管芯，包括：第一介电层；和第一接合焊盘，位于所述第一介电层中，所述第一接合焊盘包括第一导电层和位于所述第一导电层上的第二导电层，所述第一导电层...

【专利技术属性】
技术研发人员：吕文雄，郑明达，林佳莉，黄育智，陈承先，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：