半导体封装结构及其制作方法技术

公开了一种半导体封装结构及其制作方法。该半导体封装结构具有导电性再布线层、焊接层、腐蚀阻挡层和绝缘层。腐蚀阻挡层用于完全覆盖焊接层和导电性再布线层，并形成致密接触。绝缘层形成在所述钝化层的顶面用于将每个导电凸点下对应的腐蚀阻挡层与其他相邻导电凸点下的腐蚀阻挡层相互之间隔开。由于腐蚀阻挡层的顶面不再涂覆绝缘层，因此在腐蚀阻挡层上用于制作导电凸点的面积很大，可满足更大电流的需求。此外，腐蚀阻挡层同时也可作为导电凸点焊接时的焊接粘合层，减少了工艺步骤。减少了工艺步骤。减少了工艺步骤。

【技术实现步骤摘要】
半导体封装结构及其制作方法


[0001]本专利技术的实施例涉及半导体器件，特别地，涉及改善半导体器件的可靠性以及焊接面积的一种半导体封装结构及其制作方法。

技术介绍

[0002]随着电源芯片功率密度不断增加，单芯片需要承载的电流能力要求越来越高，相应的，焊线直径需要不断变粗以满足大电流和低电阻的需求。
[0003]再布线层的引入很好的提升了焊接位置的灵活性，同时解决了粗线径引起的焊接质量问题，如铝层破裂和衬底弹坑。但产品在高温高湿环境中，再布线层的铜金属容易因为电化学腐蚀，形成铜树枝状凸起，引起漏电甚至短路，存在严重的可靠性风险。
[0004]用绝缘层覆盖再布线层表面可以有效降低电化学腐蚀风险，但绝缘层会覆盖部分再布线层表面，减少可焊接面积，同时也会影响到焊球质量检查中的推球项目的测量效果。

技术实现思路

[0005]针对现有技术中的一个或多个问题，本专利技术提供一种半导体封装结构及其制作方法。
[0006]本专利技术的第一方面提出一种半导体封装结构，包括：半导体衬底，包括至少一个导电焊盘制作于该半导体衬底上；钝化层，覆盖所述半导体衬底；多个通孔，每个通孔穿过所述钝化层直至暴露出部分所述导电焊盘；导电性再布线层，填充所述多个通孔并覆盖部分所述钝化层；焊接层，形成在所述导电性再布线层的顶面；以及腐蚀阻挡层，完全覆盖所述焊接层的顶面和侧面、所述导电性再布线层的侧面，并从所述导电性再布线层的侧面根部向外延伸覆盖部分钝化层的顶面，其中，所述腐蚀阻挡层在钝化层顶面上向外延伸的宽度为第一宽度。
[0007]本申请的第二方面提出一种半导体器件的制作方法，包括：在半导体衬底上制作钝化层；在所述钝化层中制作多个通孔；形成导电性再布线层，所述导电性再布线层填充所述多个通孔并覆盖所述钝化层的一部分；在所述导电性再布线层的顶面制作焊接层；以及在所述焊接层的顶面和侧面、所述导电性再布线层的侧面以及与所述导电性再布线层的侧面根部相邻的钝化层顶面上形成腐蚀阻挡层，其中，所述腐蚀阻挡层在钝化层顶面上从所述导电性再布线层的侧面根部向外延伸的宽度为第一宽度。
[0008]本专利技术提供的半导体封装结构的可靠性高，焊接面积大，有利于大电流场合使用，同时可靠性高，工艺步骤简单。
附图说明
[0009]图1所示为根据本专利技术一个实施例的半导体封装结构100。
[0010]图2A
‑
2O所示为根据本公开一个实施例的用于制作半导体器件100的封装方法流程示意图。
[0011]如附图所示，在所有不同的视图中，相同的附图标记指代相同的部分。在此提供的附图都是为了说明实施例、原理、概念等的目的，并非按比例绘制。
[0012]图标：100
‑
半导体封装结构；101
‑
包括半导体衬底；102
‑
导电焊盘；103
‑
钝化层；104
‑
通孔；105
‑
导电凸点下金属层；106
‑
再布线层；107
‑
腐蚀阻挡层；108
‑
绝缘层；焊接层112和导电凸点113。
具体实施方式
[0013]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本专利技术实施例的组件可以以各种不同的配置来布置和设计。
[0014]因此，以下对在附图中提供的本专利技术的实施例的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术的选定实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0015]应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。在本专利技术的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该专利技术产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
[0016]此外，在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本专利技术至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一个实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。
[0017]图1根据本专利技术一个实施例提供了一种半导体封装结构100。图1所示为半导体封装结构100的一个剖面示意图，半导体封装结构100包括半导体衬底101、多个导电焊盘(顶层金属)102、钝化层103、通孔104、导电凸点下金属层(Under Bump Metallization，UBM)105、导电性再布线层(Redistribution Layer，RDL)106、焊接层112、腐蚀阻挡层107和绝缘层108。在一个实施例中，半导体封装结构100还进一步包括由打线制作而成的导电凸点113。
[0018]半导体衬底101中包括集成电路芯片，芯片包含有源和无源电路元件，这些有源和无源电路元件可以包括晶体管、电阻、二极管、电容、电感、电流源、电压源、以及其它合适的电路元件。其中晶体管可以包含例如金属氧化物半导体场效应晶体管(MOSFET)、双极结型晶体管(BJT)、结型场效应晶体管(JFET)、绝缘栅双极晶体管(IGBT)、双扩散金属氧化物半导体晶体管(DMOS)等等。这些电路元件相互耦接以形成具有不同功能的集成电路芯片，例如逻辑电路、功率转换电路、存储电路(比如随机存取存储电路以及静态随机存取存储电路
等)、输入/输出电路、片上集成系统以及其它合适的电路。
[0019]半导体衬底101可以涉及包括半导体材料的衬底，包含但不限于和体硅、掺杂硅、锗硅(SiGe)、绝缘体上硅(SOI)以及其它合适的半导体材料。
[0020]在半导体衬底101中还可以制作隔离结构，用于隔离半导体衬底101中的不同电路元件或不同功能的集成电路。
[0021]半导体衬底101中还包括顶层金属，覆盖制作于半导体衬底101中的集成电路芯片上面。该顶层金属层可以被构图以形成多个导电焊盘102。导电焊盘102用于耦接至半导体衬底101中的集成电路芯片中的不同电路元件和/或不同电路节点，以使这些不同电路元件和/或不同电路节点可以接收或者发送信号或者被耦接至供电节点或者接地等等。用于制作该顶层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，其特征在于，所述封装结构包括：半导体衬底，包括至少一个导电焊盘制作于该半导体衬底上；钝化层，覆盖所述半导体衬底；多个通孔，每个通孔穿过所述钝化层直至暴露出部分所述导电焊盘；导电性再布线层，填充所述多个通孔并覆盖部分所述钝化层；焊接层，形成在所述导电性再布线层的顶面；以及腐蚀阻挡层，完全覆盖所述焊接层的顶面和侧面、所述导电性再布线层的侧面，并从所述导电性再布线层的侧面根部向外延伸覆盖部分钝化层的顶面，其中，所述腐蚀阻挡层在钝化层顶面上向外延伸的宽度为第一宽度。2.如权利要求1所述的封装结构，其特征在于，所述封装结构进一步包括至少一个导电凸点，所述至少一个导电凸点形成于腐蚀阻挡层的顶面上。3.如权利要求2所述的封装结构，其特征在于，所述封装结构进一步包括：绝缘层，形成在所述钝化层的顶面，用于将每个导电凸点下对应的腐蚀阻挡层与其他相邻导电凸点下的腐蚀阻挡层相互之间隔开。4.如权利要求3所述的封装结构，其特征在于，所述导电性再布线层侧面的腐蚀阻挡层与相邻绝缘层之间具有空隙，空隙宽度为第二宽度，其中，第二宽度大于第一宽度。5.如权利要求2所述的封装结构，其特征在于，所述导电凸点包括焊球。6.如权利要求1所述的封装结构，其特征在于，所述腐蚀阻挡层的厚度为0.1微米至0.5微米。7.如权利要求1所述的封装结构，其特征在于，所述焊接层包括镍。8.如权利要求1所述的封装结构，其特征在于，所述封装结构进一步包括：凸点下金属层，覆盖于所述导电性再布线层正下方的钝化...

【专利技术属性】
技术研发人员：万亮，
申请(专利权)人：晶艺半导体有限公司，
类型：发明
国别省市：