集成芯片结构和形成集成芯片结构的方法技术

本发明专利技术涉及集成芯片结构。集成芯片结构包括设置在衬底上方的介电结构内的一个或多个互连件。接合焊盘具有沿着所述介电结构的顶表面布置的顶表面。其中，如在截面图中所观察的，接合焊盘的顶表面包括彼此横向分隔开非零距离的多个离散的顶表面段，该非零距离在接合焊盘的内侧壁之间延伸。介电结构直接设置在接合焊盘的内侧壁之间。本发明专利技术的实施例还提供了形成集成芯片结构的方法。成集成芯片结构的方法。成集成芯片结构的方法。

【技术实现步骤摘要】
集成芯片结构和形成集成芯片结构的方法


[0001]本专利技术的实施例涉及集成芯片结构和形成集成芯片结构的方法。

技术介绍

[0002]多维集成芯片是具有多个衬底和/或管芯的集成电路，这些衬底和/或管芯垂直堆叠在彼此上并且彼此电互连。通过电互连堆叠的衬底和/或管芯，多维集成芯片充当单个器件，与传统集成芯片相比，它提供了改进的性能、降低的功耗和减少的占用面积。因此，多维集成芯片为继续满足下一代集成电路的性能/成本需求提供了途径。

技术实现思路

[0003]本专利技术的一些实施例提供了一种集成芯片结构，包括：一个或多个互连件，设置在衬底上方的介电结构内；接合焊盘，具有沿着所述介电结构的顶表面布置的顶表面，其中，如在截面图中所观察的，所述接合焊盘的所述顶表面包括彼此横向分隔开一个或多个非零距离的多个离散的顶表面段，所述一个或多个非零距离在所述接合焊盘的内侧壁之间延伸；以及其中，所述介电结构直接设置在所述接合焊盘的所述内侧壁之间。
[0004]本专利技术的另一些实施例提供了一种集成芯片结构，包括：一个或多个互连件，由设置在衬底上的介电结构围绕；接合焊盘，由所述介电结构围绕，并且所述接合焊盘包括在沿着所述接合焊盘的底部布置的下部侧壁的外边缘之间延伸的下部段，以及在沿着所述接合焊盘的顶部布置的上部侧壁的外边缘之间延伸的上部段；以及其中，所述接合焊盘的所述上部段包括在所述接合焊盘的顶表面的边缘之间的间隔开非零距离的一个或多个内侧壁，所述介电结构位于所述接合焊盘的所述顶表面的所述边缘之间。
[0005]本专利技术的又一些实施例提供了一种形成集成芯片结构的方法，包括：在形成在下部介电结构上方的第一上部介电结构内形成第一接合焊盘开口，所述下部介电结构围绕衬底上方的一个或多个互连件；在所述第一接合焊盘开口内形成第一阻挡层和第一导电芯；在所述第一上部介电结构上方形成第二上部介电结构；在所述第二上部介电结构内形成第二接合焊盘开口以暴露所述第一导电芯并且以围绕所述第二上部介电结构的一个或多个内侧壁；在所述第二接合焊盘开口内形成阻挡材料和导电材料；以及去除所述阻挡材料和所述导电材料的部分，其中，去除所述阻挡材料和所述导电材料的所述部分形成具有内侧壁的接合焊盘，所述接合焊盘的所述内侧壁形成延伸进入所述接合焊盘的一个或多个空腔。
[0006]本专利技术的再一些实施例提供了堆叠晶圆结构中的开槽的接合焊盘。
附图说明
[0007]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的方面。需要强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0008]图1A至图1B示出了包括接合焊盘的集成芯片结构的一些实施例，该接合焊盘具有被配置为减少接合焊盘的凹陷的一个或多个空腔。
[0009]图2示出了包括分别具有一个或多个空腔的接合焊盘的多维集成芯片结构的一些实施例的截面图。
[0010]图3A至图3B示出了包括具有一个或多个空腔的接合焊盘的集成芯片结构的一些附加实施例。
[0011]图4A至图4B示出了包括具有一个或多个空腔的接合焊盘的集成芯片结构的一些附加实施例。
[0012]图5示出了包括分别具有一个或多个空腔的接合焊盘的多维集成芯片结构的一些实施例的截面图。
[0013]图6A至图6B示出了包括具有一个或多个空腔的接合焊盘的集成芯片结构的一些附加实施例。
[0014]图7A至图7C示出了包括具有一个或多个空腔的所公开的接合焊盘的集成芯片结构的一些附加实施例的俯视图，该一个或多个空腔具有不同形状和/或空间配置。
[0015]图8A至图8C示出了包括具有一个或多个空腔的接合焊盘的集成芯片结构的一些附加实施例。
[0016]图9A至图9C示出了包括具有一个或多个空腔的所公开的接合焊盘的集成芯片结构的一些附加实施例的俯视图，该一个或多个空腔具有不同形状和/或空间配置。
[0017]图10A至图10C示出了包括具有一个或多个空腔的公开的接合焊盘的集成芯片结构的一些附加实施例。
[0018]图11至图18示出了形成包括所公开的接合焊盘的集成芯片结构的方法的一些实施例，该接合焊盘具有被配置为减少接合焊盘的凹陷的一个或多个空腔。
[0019]图19至图28示出了形成包括所公开的接合焊盘的集成芯片结构的方法的一些附加实施例，该接合焊盘具有被配置为减少接合焊盘的凹陷的一个或多个空腔。
[0020]图29至图35示出了形成包括所公开的接合焊盘的集成芯片结构的方法的一些附加实施例，该接合焊盘具有被配置为减少接合焊盘的凹陷的一个或多个空腔。
[0021]图36示出了形成包括所公开的接合焊盘的集成芯片结构的方法的一些实施例的流程图，该接合焊盘具有被配置为减少接合焊盘的凹陷的一个或多个空腔。
具体实施方式
[0022]以下公开内容提供了许多用于实现所提供主题的不同部件的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括可以在第一部件和第二部件之间形成的额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0023]而且，为了便于描述，在此可以使用诸如“在
…
之下”、“在
…
下面”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原
件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0024]多维集成芯片结构(例如，晶圆上芯片(CoW)结构、晶圆上晶圆(WoW)结构、三维集成芯片(3DIC)结构等)是通过通过将多个集成芯片管芯彼此堆叠形成的。通过在一个或多个半导体衬底上面的ILD层内形成互连件来单独生产多个集成芯片管芯。然后在互连件的顶部上方形成一个或多个接合焊盘。可以通过在延伸穿过ILD层上方的介电材料的接合焊盘开口内沉积导电材料(例如，诸如铜的金属)，然后进行平坦化工艺(例如，化学机械平坦化工艺)来形成一个或多个接合焊盘。然后将集成芯片管芯的接合焊盘放在一起以电耦接集成芯片管芯。
[0025]当对一个或多个接合焊盘的导电材料(例如，铜)执行平坦化工艺时，使抛光垫与导电材料和周围的介电材料两者接触。因为导电材料比周围的介电材料更软，抛光垫将会以比周围的电介质更快的速率去除导电材料，从而导致导电材料凹进或“凹陷”。这种凹陷导致一个或多个接合焊盘具有下凹的上表面，该下凹的上表面下降到周围的介电材料的顶部之下本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成芯片结构，包括：一个或多个互连件，设置在衬底上方的介电结构内；接合焊盘，具有沿着所述介电结构的顶表面布置的顶表面，其中，如在截面图中所观察的，所述接合焊盘的所述顶表面包括彼此横向分隔开一个或多个非零距离的多个离散的顶表面段，所述一个或多个非零距离在所述接合焊盘的内侧壁之间延伸；以及其中，所述介电结构直接设置在所述接合焊盘的所述内侧壁之间。2.根据权利要求1所述的集成芯片结构，其中，所述接合焊盘的底表面横向且连续地延伸超过所述接合焊盘的所述内侧壁中的一个或多个。3.根据权利要求1所述的集成芯片结构，其中，所述接合焊盘的所述顶表面与所述介电结构的所述顶表面基本上共面。4.根据权利要求1所述的集成芯片结构，其中，所述一个或多个互连件包括设置在所述介电结构内的最顶部互连件，所述最顶部互连件具有上表面，所述最顶部互连件的所述上表面直接接触所述接合焊盘的底表面并且连续地延伸超过所述接合焊盘的所述底表面的最外侧壁。5.根据权利要求1所述的集成芯片结构，其中，所述一个或多个互连件包括设置在所述介电结构内的最顶部互连件，位于所述接合焊盘的所述内侧壁之间的所述介电结构从所述介电结构的所述顶表面连续地延伸到所述最顶部互连件。6.根据权利要求1所述的集成芯片结构，其中，所述接合焊盘包括：下部段，在耦接至所述接合焊盘的底部的相对侧壁之间横向延伸；以及上部段，具有设置在所述下部段的上表面上的下表面，所述上部段在所述接合焊盘的相对最外侧壁之间横向延伸。7.根据权利要...

【专利技术属性】
技术研发人员：庄学理，邓立峯，吴伟成，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：