浅沟道隔离结构的制作方法技术

本发明专利技术提供了一种浅沟道隔离结构的制作方法，包括：在半导体衬底形成氧化层和氮化层，并刻蚀形成浅沟道隔离凹槽；对的浅沟道隔离凹槽两侧氮化层进行刻蚀；通过倾斜角度在所述浅沟道隔离凹槽的侧壁上方注入离子；在所述浅沟道隔离凹槽表面形成衬氧化层；并填充隔离材料，进行平坦化处理。通过离子注入，增加AA区顶角处的离子掺杂浓度，避免后续工艺中硼离子的损失，改善双峰颈结效应，最终提高器件的性能。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种，包括：在半导体衬底形成氧化层和氮化层，并刻蚀形成浅沟道隔离凹槽；对的浅沟道隔离凹槽两侧氮化层进行刻蚀；通过倾斜角度在所述浅沟道隔离凹槽的侧壁上方注入离子；在所述浅沟道隔离凹槽表面形成衬氧化层；并填充隔离材料，进行平坦化处理。通过离子注入，增加AA区顶角处的离子掺杂浓度，避免后续工艺中硼离子的损失，改善双峰颈结效应，最终提高器件的性能。【专利说明】
本专利技术涉及半导体集成电路及其制造领域，特别涉及一种。
技术介绍
在各种元件隔离技术中，局部硅氧化方法(LOCOS)和浅沟道隔离是最常被采用的两种技术，尤其后者因具有隔离区域小和完成后仍保持基底平坦性等优点，更是近来颇受重视的半导体制造技术。 图1a到If是传统技术中制造浅沟道隔离结构的主要工艺步骤的结构示意图。首先，请参照图1a,在一娃衬底10表面上,依次形成一垫氧化娃层11,及一氮化娃层12。之后，在氮化硅层12上涂覆一光阻层13，经过曝光与刻蚀形成图案化的光阻层，露出预形成浅沟道隔离的部分。接着，利用图案化的光阻层为掩膜，依次刻蚀氮化硅层12和垫氧化硅层11。 接下来，请参照图lb，在剥除光阻层13后，以氮化硅层12和垫氧化硅层11为掩膜，刻蚀暴露出的娃衬底10而形成沟槽20,用以定义器件的主动区(active area, AA区)。 接下来，请参照图lc，实施一热氧化工艺，以在沟槽02的表面生成一薄氧化硅当作衬氧化硅层14。 接下来，请参照图ld，利用化学气相沉积法在氮化硅层12上形成一氧化硅层15，并填满沟槽20。然后，施行化学机械研磨工艺，去除氮化硅层12上多余的氧化硅层15，以形成表面平坦的浅沟道隔离凹槽结构30。最后，去除氮化硅层12和垫氧化硅层11，以完成浅沟道隔离制程，得到如图1e所示的结构。 然而，因为在氧化生成衬氧化硅层14时，应力会集中在曲率半径小的区域，而沟槽20的顶部两侧为一曲率半径小的尖角，所以氧化硅在沟槽20顶部两侧的地方成长速度较慢，使得所形成的衬氧化层的厚度较薄。并且由于浅沟道隔离区30和垫氧化层11的性质相近，因此当以刻蚀液浸泡去除垫氧化层11时，不可避免地也会侵蚀到器件隔离区30，而使沟道20顶部两侧衬氧化层比较薄的地方暴露出来，并在附近造成凹陷，如图1f所述。 在后续器件的制作过程中，形成LDD步骤中掺杂的硼离子，在AA区顶角处的扩散比较快，会造成该处的硼离子的浓度过低。并且在形成栅极氧化层和栅极导电层时，沉积于凹陷处的导电层不易去除，而易造成相邻的晶体管的短路。此外，由于沟槽20顶部两侧的栅极氧化层较其他地方薄，因而形成一寄生的晶体管，此现象相当于两个具有不同厚度的栅极氧化层的晶体管并联。当电流通过此寄生晶体管时，由于沟槽20顶部两侧的曲率半径小，会造成电场集中，而导致穿遂电流的增加，使顶部两侧处的栅极氧化层的绝缘性质变差，因而造成不正常的器件性质，例如使Id与Vg的1-V曲线中产生双峰(double hump)的颈结效应(kink effect)。
技术实现思路
本专利技术提供了一种，以改善在现有技术中由于浅沟道隔离结构制作过程中造成凹陷而产生的双峰颈结效应，提高器件的性能。 本专利技术提供的，包括: 提供一半导体衬底，在其上依次形成氧化层和氮化层； 对所述氮化层、氧化层及半导体衬底进行刻蚀，形成浅沟道隔离凹槽； 从所述浅沟道隔离凹槽两侧对氮化层进行刻蚀，露出部分氧化层； 进行离子注入，将离子束以倾斜的角度注入所述浅沟道隔离凹槽的侧壁上方； 在所述浅沟道隔离凹槽表面形成衬氧化层； 在所述浅沟道隔离凹槽中填充隔离材料，并进行平坦化处理。 进一步的，所述氧化层为氧化硅和氮氧化硅中的一种或其组合，所述氮化层为氮化硅和氮氧化硅中的一种或其组合。 进一步的，在对所述浅沟道隔离凹槽两侧的氮化层进行刻蚀的步骤中，两侧氮化层的刻蚀宽度均为3nm?10nm。 进一步的，在所述进行离子注入步骤中，注入的离子为锑和碳。 进一步的，所述锑可以用硼、铟、或BF2等代替。 进一步的，所述碳可以用氮代替。 进一步的，所述离子注入的能量为3Kev?30Kev。 进一步的，所述离子注入的剂量为lE15/cm3?lE16/cm2。 进一步的，所述倾斜的角度为10°?35°。 进一步的，所述隔离材料的材质为氧化硅。 与现有技术相比，本专利技术具有以下优点: 本专利技术提供的中，通过倾斜角度在浅沟道隔离凹槽的侧壁上方注入锑离子和碳离子，增加AA区顶角处的离子掺杂浓度，避免后续工艺中硼离子的损失，改善双峰颈结效应，最终提高器件的性能。 【专利附图】【附图说明】 图1a?If为传统技术中制造浅沟道隔离结构的主要工艺步骤的结构示意图 图2为现有技术中本专利技术一实施例所提供的流程图。 图3?8为本专利技术一实施例所提供的的各步骤的结构示意图。 【具体实施方式】 为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容做进一步说明。当然本专利技术并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。 其次，本专利技术利用示意图进行了详细的表述，在详述本专利技术实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本专利技术的限定。 图2为本专利技术一实施例所提供的的流程图，如图1所示，本专利技术提出的一种，包括以下步骤: 步骤SO1:提供一半导体衬底，在其上依次形成氧化层和氮化层； 步骤S02:对所述氮化层、氧化层及半导体衬底进行刻蚀，形成浅沟道隔离凹槽； 步骤S03:从所述浅沟道隔离凹槽两侧对氮化层进行刻蚀，露出部分氧化层； 步骤S04:进行离子注入，将离子束以倾斜的角度注入所述浅沟道隔离凹槽的侧壁上方； 步骤S05:在所述浅沟道隔离凹槽表面形成衬氧化层； 步骤S06:在所述浅沟道隔离凹槽中填充隔离材料，并进行平坦化处理。 图3?8为本专利技术一实施例提供的NMOS晶体管制造方法的各步骤结构示意图，请参考图2所示，并结合图3?图8，详细说明本专利技术提出的: 步骤SOl:提供一半导体衬底100，在其上依次形成氧化层101和氮化层102，如图3所示。 在本实施例中所述半导体衬底100可以是硅衬底、锗硅衬底或绝缘体上硅(S0I)，或本领域技术人员公知的其他半导体衬底；所述氧化层101为氧化硅和氮氧化硅中的一种或其组合；所述氮化层102为氮化硅和氮氧化硅中的一种或其组合；所述氧化层101采用热氧化法形成、常压化学气相沉积法或低压化学气相沉积法沉积而成，较佳的方法为热氧化法，所述氮化层102采用低压化学气相沉积法，或其他已知的方法形成。 步骤S02:对所述氮化层102、氧化层101及半导体衬底100进行刻蚀，形成浅沟道隔离凹槽200，如图4所示。 在所述氮化层102上沉积一层光刻胶，通过曝光与显影，形成图形化的光刻胶，暴露出预形成浅沟道隔离凹槽的部分，以图形化的光刻胶为掩膜，依次刻蚀掉所述氮化层102、氧化层101以及部分半导体衬底100，形成浅沟道隔离凹槽200，用以定义器件的主动区(active area, AA 区)。 步骤S03:从所述浅沟道隔离凹槽200两侧对氮化层102进行刻蚀，露出部分氧化层101本文档来自技高网...

【技术保护点】
一种浅沟道隔离结构的制作方法，其特征在于，包括：提供一半导体衬底，在其上依次形成氧化层和氮化层；对所述氮化层、氧化层及半导体衬底进行刻蚀，形成浅沟道隔离凹槽；从所述浅沟道隔离凹槽两侧对氮化层进行刻蚀，露出部分氧化层；进行离子注入，将离子束以倾斜的角度注入所述浅沟道隔离凹槽的侧壁上方；在所述浅沟道隔离凹槽表面形成衬氧化层；在所述浅沟道隔离凹槽中填充隔离材料，并进行平坦化处理。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31