半导体器件及其形成方法技术

一种半导体器件的形成方法，包括：提供衬底，所述衬底包括存储区和外围区；在所述衬底上依次形成浮栅层和填充层；形成隔离结构；使所述隔离结构与所述填充层的表面齐平；在所述填充层和所述隔离结构上形成保护层；依次去除存储区内的保护层、填充层露出所述浮栅层，以及存储区内部分厚度的隔离结构；在存储区的浮栅层、外围区的保护层以及隔离结构上覆盖控制栅层；去除外围区的控制栅层和保护层露出所述填充层；形成掩模材料层。本发明专利技术通过在设置填充层和保护层，可以减小半导体器件膜层的起伏程度，能够有效避免膜层残留问题，提高器件制造过程中的良品率，降低器件制造成本。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及一种半导体器件及其形成方法。
技术介绍
随着超大规模集成电路(Ultra Large Scale Integration，ULSI)的飞速发展，集成电路制造工艺变得越来越复杂和精细，也对半导体衬底上形成的半导体器件的电学稳定性要求也越来越高。而在半导体器件的制造过程中，膜层表面的起伏不平对后续形成的半导体器件的稳定性和器件的集成度具有较大的影响。因此，在半导体衬底上形成膜层后，需要对起伏不平的膜层表面进行平坦化处理。参考图1至图4，示出了现有技术一种半导体器件形成方法各个步骤的示意图。此处，以应用于嵌入式闪存的形成方法为例进行说明。如图1所示，首先提供衬底10，所述衬底包括存储区a和外围区b；在所述衬底10内形成隔离结构13，位于所述存储区a和所外围区b交界处的隔离结构13将所述衬底分为存储区衬底10a和外围区衬底10b，位于所述存储区的隔离结构为存储区隔离结构13a，位于所述外围区的隔离结构为外围区隔离结构13b；在所述存储区衬底10a上形成存储区浮栅层11a，所述存储区隔离结构13a和所述存储区浮栅层11a齐平；在所述外围区衬底10b上形成外围区浮栅层11b，所述外围区隔离结构13b高于所述外围区浮栅层11b，即所述存储区隔离结构13a的高度小于所述外围区隔离结构13b。如图2所示，形成所述控制栅层15，所述控制栅层15覆盖所述存储区的隔离结构13a、所述外围区的隔离结构13b以及所述浮栅层11。参考图2，在所述存储区隔离结构13a、所述存储区浮栅层11a、外围区浮栅层11b以及外围区隔离结构13b上形成控制栅材料层15。如图3所示，刻蚀所述控制栅材料层15，形成所述存储区控制栅15a，并在所述存储区控制栅15a内形成细槽16。在形成所述存储区控制栅15a，并在所述存储区控制栅15a内形成细槽16的过程中，去除所述外围区控制栅层，露出所述外围区浮栅22。如图4所述，形成所述掩模材料层17。在存储区所述掩模材料层17填充所述细槽16，并覆盖所述存储区控制栅15a和存储区隔离结构13a，在外围区，所述掩模材料层17覆盖所述外围区浮栅11b和外围区隔离结构13b。进一步，所述掩模材料层17上需要沉积其他膜层以形成半导体器件，沉积膜层之后，需要进行平坦化处理。但是，经检测发现，采用现有技术形成的半导体器件经平坦化处理之后，容易出现后续膜层材料残留的问题。
技术实现思路
本专利技术解决的问题是提供一种半导体器件的形成方法，以解决半导体器件在化学机械研磨之后出现残留的问题。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供衬底，所述衬底包括用于形成存储器件的存储区和用于形成外围电路的外围区；在所述存储区的衬底表面和所述外围区的衬底上依次形成浮栅层和填充层；在所述存储区和外围区中以及所述存储区和所述外围区交界处形成隔离结构；使所述隔离结构与所述填充层的表面齐平；在所述填充层和所述隔离结构上形成保护层；依次去除存储区内的保护层、填充层露出所述浮栅层，并在去除存储区内的保护层和填充层的过程中，去除存储区内部分厚度的隔离结构，使剩余隔离结构与所述存储区内的浮栅层表面齐平；在存储区的浮栅层、外围区的保护层以及隔离结构上覆盖控制栅层；去除外围区的控制栅层和保护层露出所述填充层；在外围区的所述填充层和存储区的控制栅层上形成掩模材料层，位于存储区的掩模材料层用作存储区的掩模，位于外围区的掩模材料层与所述填充层作为外围区的掩模。可选的，去除外围区的控制栅层的步骤包括：刻蚀所述控制栅层以去除所述外围区的控制栅层，在刻蚀所述控制栅层的步骤中，还在所述存储区的控制栅层中形成露出隔离结构的多个凹槽；在所述填充层和存储区的控制栅层上形成掩模材料层的步骤中，所述掩模材料层还填充于所述多个凹槽中。可选的，通过化学机械研磨使所述隔离结构与所述填充层的表面齐平。可选的，所述掩模材料层与所述填充层材料相同。可选的，所述填充层材料为氮化硅。可选的，所述填充层的厚度在到范围内。可选的，形成保护层的步骤包括：采用化学气相沉积、物理气相沉积以及原子层沉积的方法形成所述保护层。可选的，所述保护层的厚度为到可选的，所述保护层材料为氧化硅。可选的，依次去除存储区内的保护层、填充层露出所述浮栅层的步骤包括：采用掩模干法刻蚀工艺去除存储区保护层以及存储区内部分厚度的填充层；采用湿法刻蚀去除剩余存储区的填充层。本专利技术还提供一种有上述形成方法形成的半导体器件。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术通过在使所述隔离结构与所述填充层的表面齐平后，设置外围区的保护层，以保护外围区的填充层，然后在存储区形成后续膜层；完成存储区膜层后，再在存储区、外围区形成掩模材料层。最终在外围区和存储区形成的掩模层，具有较高的平整度的表面，具有较小的膜层起伏，能够有效的避免后续半导体制程中膜层的残留问题，能够提高器件制造过程中的良品率，降低器件制造的成本。附图说明图1至图4是一种现有技术形成半导体器件的示意图；图5至图10是本专利技术所提供的半导体器件形成方法的示意图。具体实施方式由
技术介绍
可知，采用现有技术形成的半导体器件经平坦化工艺之后容易出现膜层残留的问题，结合器件的形成过程分析残留问题的原因：参考图1至图4，所述存储区隔离结构13a的高度低于所述外围区隔离结构13b，但是所述存储区浮栅层11a和所述外围区浮栅层11b的高度是齐平的。而在形成掩模材料层17之前，存储区浮栅11a之上需要形成存储区控制栅15a，所述掩模材料层17覆盖存储区控制栅15a。因此在所述掩模材料层17形成的之前，所述外围区隔离结构13b顶部与外围区浮栅层11b表面存在较大的高度差，因此在所述掩模材料层17形成以后，所述掩模材料层17表面会形成浅凹槽28。后续，在所述掩模材料层17上需要进一步沉积膜层以形成其他半导体器件，所述浅凹槽28内填充有后续膜层材料。由于浅凹槽28深度较大，平坦化处理的时候，平坦化工艺无法完全去除浅凹槽28内填充的材料，容易出现膜层材料残余。残余在浅凹槽28的膜层材料会影响掩模材料层17的去除工艺，从而影响所形成的半导体器件的性能，影响器件制造的良品率。为解决所述技术问题，本专利技术提供一种半导体器件的形成方法，包括：提供衬底，所述衬底包括用于形成存储器件的存储区和用于形成外围电本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供衬底，所述衬底包括用于形成存储器件的存储区和用于形成外围电路的外围区；在所述存储区的衬底表面和所述外围区的衬底上依次形成浮栅层和填充层；在所述存储区和外围区中以及所述存储区和所述外围区交界处形成隔离结构；使所述隔离结构与所述填充层的表面齐平；在所述填充层和所述隔离结构上形成保护层；依次去除存储区内的保护层、填充层露出所述浮栅层，并在去除存储区内的保护层和填充层的过程中，去除存储区内部分厚度的隔离结构，使剩余隔离结构与所述存储区内的浮栅层表面齐平；在存储区的浮栅层、外围区的保护层以及隔离结构上覆盖控制栅层；去除外围区的控制栅层和保护层露出所述填充层；在外围区的所述填充层和存储区的控制栅层上形成掩模材料层，位于存储区的掩模材料层用作存储区的掩模，位于外围区的掩模材料层与所述填充层作为外围区的掩模。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，所述衬底包括用于形成存储器件的存储区和用于形成外围电路
的外围区；
在所述存储区的衬底表面和所述外围区的衬底上依次形成浮栅层和填充层；
在所述存储区和外围区中以及所述存储区和所述外围区交界处形成隔离结
构；
使所述隔离结构与所述填充层的表面齐平；
在所述填充层和所述隔离结构上形成保护层；
依次去除存储区内的保护层、填充层露出所述浮栅层，并在去除存储区内
的保护层和填充层的过程中，去除存储区内部分厚度的隔离结构，使剩余隔
离结构与所述存储区内的浮栅层表面齐平；
在存储区的浮栅层、外围区的保护层以及隔离结构上覆盖控制栅层；
去除外围区的控制栅层和保护层露出所述填充层；
在外围区的所述填充层和存储区的控制栅层上形成掩模材料层，位于存储
区的掩模材料层用作存储区的掩模，位于外围区的掩模材料层与所述填充层
作为外围区的掩模。
2.如权利要求1所述的形成方法，其特征在于，去除外围区的控制栅层的步
骤包括：刻蚀所述控制栅层以去除所述外围区的控制栅层，在刻蚀所述控
制栅层的步骤中，还在所述存储区的控制栅层中形成露出隔离结构的多个

【专利技术属性】
技术研发人员：高超，王哲献，江红，李冰寒，孔蔚然，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31