一种薄膜晶体管阵列基板、液晶显示装置及其制造方法制造方法及图纸

本发明专利技术公开了一种薄膜晶体管阵列基板、液晶显示装置及其制造方法，包括：一基板，所述基板上包括显示区及围绕所述显示区的边框区；所述基板上设置栅极层、有源层、及位于所述栅极层与所述有源层之间的第一绝缘层，所述第一绝缘层包括位于所述显示区的第一亚绝缘层和位于所述边框区的第二亚绝缘层；所述第二亚绝缘层厚度大于所述第一亚绝缘层厚度。根据本发明专利技术实施例提供的方法，通过将基板上显示区的第一亚绝缘层的厚度设置的小于位于边框区的第二亚绝缘层的厚度，在增加了显示区中像素单元存储电容的同时，增加了边框区域电路中薄膜晶体管的耐击穿能力。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了，包括：一基板，所述基板上包括显示区及围绕所述显示区的边框区；所述基板上设置栅极层、有源层、及位于所述栅极层与所述有源层之间的第一绝缘层，所述第一绝缘层包括位于所述显示区的第一亚绝缘层和位于所述边框区的第二亚绝缘层；所述第二亚绝缘层厚度大于所述第一亚绝缘层厚度。根据本专利技术实施例提供的方法，通过将基板上显示区的第一亚绝缘层的厚度设置的小于位于边框区的第二亚绝缘层的厚度，在增加了显示区中像素单元存储电容的同时，增加了边框区域电路中薄膜晶体管的耐击穿能力。【专利说明】
本专利技术涉及液晶显示器
，尤其涉及。
技术介绍
随着显示技术的迅速发展，LCD (liquid crystal display，液晶显示器)的显示分辨率越来越高。显示分辨率越高的LCD中，像素单元的数量以及像素单元的密度也就越来越大，从而导致LCD中像素单元所占面积也越来越小。当LCD分辨率高于600PPI时，由于像素单元面积的减小，像素单元的存储电容急剧减小，使得LCD出现闪烁、crosstalk等异常现象。现有技术中，主要是通过减小薄膜晶体管阵列基板中薄膜晶体管的栅电极层与沟道层之间的栅绝缘层膜厚度；或者，减小像素电极与公共电极之间的钝化层厚度，从而增加像素单元的存储电容来解决这些问题。但是这样会使得薄膜晶体管的可靠性降低，导致位于LCD边框区域电路中薄膜晶体管的耐击穿能力下降，很容易被击穿。
技术实现思路
本专利技术实施例提供，用以解决现有技术中存在的显示屏边框区电路中薄膜晶体管很容易被击穿的技术问题。 本专利技术实施例提供一种薄膜晶体管阵列基板，包括一基板，所述基板上包括显示区及围绕所述显示区的边框区； 所述基板上设置栅极层、有源层、及位于所述栅极层与所述有源层之间的第一绝缘层，所述第一绝缘层包括位于所述显示区的第一亚绝缘层和位于所述边框区的第二亚绝缘层； 所述第二亚绝缘层厚度大于所述第一亚绝缘层厚度。 本专利技术实施例提供一种液晶显示装置，包括上述所述的薄膜晶体管阵列基板。 本专利技术实施例提供一种薄膜晶体管阵列基板的制造方法，包括: 在所述栅极层和所述有源层之间沉积第一绝缘层，所述第一绝缘层包括位于显示区的第一亚绝缘层和位于边框区的第二亚绝缘层； 通过半掩模法图案化所述第一绝缘层，使得所述第一绝缘层中位于所述边框区的第二亚绝缘层的厚度大于所述第一绝缘层中位于显示区的第一亚绝缘层的厚度。 根据本专利技术实施例提供的薄膜晶体管阵列基板及其制造方法，由于显示区的栅极层和有源层之间的第一亚绝缘层的厚度越小，显示区中像素单元的存储电容越大，边框区的栅极层和有源层之间的第二亚绝缘层的厚度越大，边框区电路中薄膜晶体管的耐击穿能力也越大。因此通过将基板上显示区的第一亚绝缘层的厚度设置的小于位于边框区的第二亚绝缘层的厚度，在增加了显示区中像素单元存储电容的同时，增加了边框区域电路中薄膜晶体管的耐击穿能力。 【专利附图】【附图说明】 为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。 图1为本专利技术实施例一提供的一种薄膜晶体管阵列基板平面示意图； 图2为本专利技术实施例一提供的显不区俯视图； 图3为本专利技术实施例一提供的边框区俯视图； 图4为本专利技术实施例一提供的显示区薄膜晶体管阵列基板剖面示意图； 图5为本专利技术实施例一提供的边框区薄膜晶体管阵列基板剖面示意图； 图6为为本专利技术实施例一提供的一种薄膜晶体管阵列基板剖面示意图； 图7为为本专利技术实施例一提供的一种薄膜晶体管阵列基板剖面示意图； 图8至图11为本专利技术实施例一提供的制作第一绝缘层过程中薄膜晶体管阵列基板剖面示意； 图12为本专利技术实施例二提供的一种薄膜晶体管阵列基板剖面示意图； 图13为本专利技术实施例二提供的一种薄膜晶体管阵列基板剖面示意图； 图14至图19为本专利技术实施例二提供的制作第二绝缘层过程中薄膜晶体管阵列基板剖面示意； 图20为本专利技术实施例三提供的显示区薄膜晶体管阵列基板剖面示意图； 图21为本专利技术实施例三提供的边框区薄膜晶体管阵列基板剖面示意图； 图22为本专利技术实施例三提供的边框区薄膜晶体管阵列基板剖面示意图； 图23为本专利技术实施例三提供的一种薄膜晶体管阵列基板剖面示意图。 【具体实施方式】 为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术作进一步地详细描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。 在本专利技术实施例中，为了解决显示屏边框区电路中薄膜晶体管很容易被击穿的技术问题，通过将基板上显示区的栅极层和有源层之间的第一亚绝缘层的厚度设置的小于位于边框区的栅极层和有源层之间的第二亚绝缘层的厚度，在增加了显示区中像素单元存储电容的同时，增加了边框区域电路中薄膜晶体管的耐击穿能力。 下面通过具体的实施例详细说明。 实施例一 如图1所示，本专利技术实施例一提供的基板平面示意图。图1中，基板包括显示区102及围绕显示区102的边框区101。如图2所示，为显示区102的俯视图。图2中多条数据线205和多条扫描线202彼此绝缘交叉限定多个子像素，每个子像素包括第一电极层204。数据线205与薄膜晶体管的源极201电连接，第一电极层204与薄膜晶体管的漏极203电连接。如图3所示，为边框区101的俯视图。边框区101中包括多个TFT器件，每个TFT器件包括源极201、漏极203和栅极207。下面分别通过显示区102和边框区101的剖面结构图来描述本专利技术实施例所采用的方案。 如图4所示，本专利技术实施例一提供的一种显示区的薄膜晶体管阵列基板剖面示意图。图4为图2中A1A2处的剖面图，也就是即显示区102包括TFT器件区域的剖面图，包括一基板301，基板301上包括显示区102及围绕所述显示区的边框区101 ;基板301上设置栅极层305、有源层303、及位于所述栅极层305与所述有源层303之间的第一绝缘层，第一绝缘层包括位于所述显示区102的第一亚绝缘层3041和位于边框区101的第二亚绝缘层；第二亚绝缘层厚度大于第一亚绝缘层3041厚度。在基板301与栅极层305之间设置有缓冲层302，缓冲层302上设置有有源层303。图4所示薄膜晶体管阵列基板剖面示意图为顶栅结构的薄膜晶体管阵列基板，因此有源层303位于基板301与栅极层305之间；而在底栅结构的薄膜晶体管阵列基板中，栅极层位于基板与有源层之间。另外，在栅极层305上还覆盖一层电极间绝缘层306，电极间绝缘层306上方为平坦化层307。平坦化层307上设置有第二电极层310和第二绝缘层308。 如图5所示，本专利技术实施例一提供的一种边框区的薄膜晶体管阵列基板剖面示意图。图5为图3中B1B2线处的剖面图，即边框区101包括TFT器件区域的剖面图，包括:一基板301，基板301上设置有缓冲层302。缓冲层302上设置有有源层303，第一绝缘层中位于边框区的第二亚绝缘层3042位于有源层303上。栅极层305位于第一亚绝缘本文档来自技高网...

【技术保护点】
一种薄膜晶体管阵列基板，其特征在于，包括一基板，所述基板上包括显示区及围绕所述显示区的边框区；所述基板上设置有栅极层、有源层、及位于所述栅极层与所述有源层之间的第一绝缘层，所述第一绝缘层包括位于所述显示区的第一亚绝缘层和位于所述边框区的第二亚绝缘层；所述第二亚绝缘层厚度大于所述第一亚绝缘层厚度。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴昊，
申请(专利权)人：厦门天马微电子有限公司，天马微电子股份有限公司，
类型：发明
国别省市：福建;35