一种半导体器件制备工艺制造技术

本发明专利技术公开了一种具有超结结构的半导体器件制备工艺，包括如下步骤：提供一第一导电类型的半导体衬底，在该半导体衬底之上制备具有若干第一沟槽的牺牲层；制备一侧墙覆盖在第一沟槽的侧壁；制备第二导电类型的第一外延层将第一沟槽进行填充；移除牺牲层和侧墙，以在第一外延层中形成第二沟槽；制备第一导电类型的第二外延层将第二沟槽进行填充。本发明专利技术通过采用先进的无定形碳工艺，使得超结结构的N型半导体材料和P型半导体材料界面垂直平整，并且N型半导体材料和P型半导体材料宽度保持精确一致，提高了超结器件性能。并且由于采用先进的无定形碳工艺，P柱和N柱宽度可以减小到40nm以下，从而大大降低元胞面积。

【技术实现步骤摘要】

本专利技术涉及半导体制备领域，确切的说，具体涉及一种具有超结结构的半导体器件制备工艺。
技术介绍
在高压MOSFET领域(400V～1000V)，超结(Super Junction)结构作为一种先进的漂移区结构越来越受到工业界的重视。超结结构的漂移区采用交替的PN结结构取代传统高压MOSFET中单一导电类型漂移区，在漂移区引入了横向电场，使得器件漂移区在较小的关断电压下即可完全耗尽，击穿电压仅与耗尽层厚度及临界电场有关。因此，在相同耐压下，超结结构漂移区的掺杂浓度可以提高一个数量级，可以降低导通电阻5～10倍。功率MOSFET典型应用于需要功率转换和功率放大的器件中。对于功率转换器件来说，市场上可买到的代表性的器件譬如电性的双扩散MOSFET(DMOSFET)。在常规化的功率晶体管中，大部分的击穿电压BV都由漂移区承载，为了给器件提供较高的击穿电压BV，漂移区一般需要轻掺杂。然而轻掺杂的漂流区会产生高导通电阻Rdson。对于一个典型的晶体管而言，简化的认为导通电阻与BV2本文档来自技高网...

【技术保护点】
一种半导体器件制备工艺，其特征在于，包括如下步骤：在第一导电类型的半导体衬底之上制备具有若干第一沟槽的牺牲层；制备一侧墙覆盖在第一沟槽的侧壁；制备第二导电类型的第一外延层将第一沟槽进行填充；依次移除牺牲层和侧墙，以在第一外延层中形成若干第二沟槽；制备第一导电类型的第二外延层将第二沟槽进行填充。

【技术特征摘要】
1.一种半导体器件制备工艺，其特征在于，包括如下步骤：
在第一导电类型的半导体衬底之上制备具有若干第一沟槽的牺牲层；
制备一侧墙覆盖在第一沟槽的侧壁；
制备第二导电类型的第一外延层将第一沟槽进行填充；
依次移除牺牲层和侧墙，以在第一外延层中形成若干第二沟槽；
制备第一导电类型的第二外延层将第二沟槽进行填充。
2.如权利要求1所述的半导体器件制备工艺，其特征在于，半导体衬底包
括底部衬底和覆盖在该底部衬底之上的缓冲层；
缓冲层的离子掺杂浓度小于底部衬底的离子掺杂浓度。
3.如权利要求1所述的半导体器件制备工艺，其特征在于，制备具有若干
第一沟槽的牺牲层的步骤包括：
于半导体衬底之上自下而上依次形成牺牲层、第一介质层、第二介质层和光
刻胶；
进行光刻工艺，于光刻胶和第一介质层、第二介质层中形成若干开口；
利用开口对牺牲层进行刻蚀，以在牺牲层中形成若干第一沟槽。
4.如权利要求3所述的半导体器件制备工艺，其特征在于，第一介质层为
DARC层，第二介质层为BARC层。
5.如权利要求3所述的半导体器件制备工艺，其特征在于，在牺牲层中形
成若干第一沟槽后，
移除光刻胶和第二介质层，并保留位于牺牲层顶部的第一介质层。
6.如权利要求5所述的半导体器件制备工艺，其特征在于，采用湿法刻蚀
工艺移除光刻胶和第二介质层，但不用灰化处理的移除方式，避免牺牲层受损伤。
7.如权利要求3所述的半导体器件制备工艺，其特征在于，在牺牲层中形

\t成若干第一沟槽后，
移除光刻胶、第二介质层和第一介质层。...

【专利技术属性】
技术研发人员：黄晓橹，
申请(专利权)人：中航重庆微电子有限公司，
类型：发明
国别省市：重庆;85