非易失性半导体存储器件及其制造方法技术

本发明专利技术涉及非易失性半导体存储器件及其制造方法。根据一个实施例，一种非易失性半导体存储器件包括半导体区域、元件隔离区域、控制栅电极、浮栅层、第一绝缘膜、第二绝缘膜、选择栅电极和接触电极。所述元件隔离区域设置在所述半导体区域之间。所述控制栅电极设置在所述半导体区域上。所述浮栅层设置在所述半导体区域与所述控制栅电极相互交叉的位置上。所述第一绝缘膜设置在所述浮栅层与所述半导体区域之间。所述第二绝缘膜设置在所述浮栅层与所述控制栅电极之间。所述选择栅电极设置在所述半导体区域上。所述接触电极被置于所述选择栅电极的与所述控制栅电极相反的一侧，并且与所述半导体区域之一接触。

【技术实现步骤摘要】
相关申请的交叉引用本申请基于2013年9月10日提交的美国临时专利申请61/875,752并要求该申请的优先权益，该申请的全部内容通过引用的方式并入于此。
本文描述的实施例一般地涉及非易失性半导体存储器件（device）及其制造方法。
技术介绍
在其中布置多个NAND存储串的非易失性半导体存储器件中，NAND存储串之间的间距随着微型化变得越来越窄。因此，相邻NAND存储串通过连接到NAND存储串有源区的接触件（contact）发生短路的可能性逐渐增加。为避免此类短路现象，存在一种使得连接到有源区的接触件宽度变窄的方法。但是，此方法会导致有源区与接触件之间出现开路故障，并且导致有源区与接触件之间的接触电阻增加。
技术实现思路
本专利技术的实施例抑制了有源区与接触件之间的缺陷导电。根据一个实施例，一种非易失性半导体存储器件包括多个半导体区域、元件隔离区域、多个控制栅电极、浮栅层、第一绝缘膜、第二绝缘膜、选择栅电极和接触电极。所述多个半导体区域沿第一方向延伸并且沿与所述第一方向交叉的第二方向排列。所述元件隔离区域设置在所述多个半导体区域中的相邻半导体区域之间。所述控制栅电极设置在所述半导体区域上侧，沿第二方向延伸，并且沿第一方向排列。所述浮栅层设置在所述多个半导体区域中的每个与所述多个控制栅电极中的每个相互交叉的位置上。所述第一绝缘膜设置在所述浮栅层与所述半导体区域中的每个之间。所述第二绝缘膜设置在所述浮栅层与所述控制栅电极中的每个之间。所述选择栅电极通过所述第一绝缘膜设置在所述半导体区域上，沿所述第二方向延伸，并且被置于所排列的所述控制栅电极的末端。所述接触电极被置于所述选择栅电极的与所述多个控制栅电极相反的一侧，沿第三方向从所述控制栅电极侧朝着所述多个半导体区域侧延伸，并且与所述多个半导体区域之一接触。所述接触电极的下端位于所述选择栅电极下方的所述半导体区域的上表面的下侧。所述接触电极的一部分设置在所述半导体区域的所述上表面的位置的下侧，并且该部分的宽度在所述第一方向上大于所述接触电极在所述上表面的位置的宽度。附图说明图1是示出根据实施例的非易失性半导体存储器件的示意性平面图；图2A是图1的直线A-A’的位置中的示意性剖视图，图2B是图1的直线B-B’的位置中的示意性剖视图；图3A至图6B是示出根据实施例的非易失性半导体存储器件的制造工艺的示意性剖视图；以及图7A-7D是描述等向性蚀刻效应的示图。具体实施方式下面将参考附图描述各个实施例。在下面的描述中，相同的部件用相同的附图标记标示，并且适当地省略对已经描述的部件的说明。图1是示出根据实施例的非易失性半导体存储器件的示意性平面图。根据实施例的非易失性半导体存储器件1包括NAND闪存。非易失性半导体存储器件1包括半导体区域11、控制栅电极60、选择栅电极65和接触电极72。如图1所示，在非易失性半导体存储器件1中，多个半导体区域11例如沿X方向（第一方向）延伸并且沿与X方向交叉的Y方向（第二方向）排列。元件隔离区域50设置在半导体区域11之间。多个控制栅电极60设置在多个半导体区域11的上侧。多个控制栅电极60沿Y方向延伸，并且沿X方向排列。选择栅电极65被置于所排列的多个控制栅电极60的末端。选择栅电极65沿着Y方向延伸。接触电极72连接到多个半导体区域11之一。接触电极72不在沿Y方向的直线上排列。例如，在Y方向上，多个接触电极72被设置为在X方向上相互偏移。在半导体区域11的上表面的位置上，与半导体区域11的上表面11u平行的接触电极72的横截面的宽度在X方向上比在Y方向上大。例如，沿X-Y平面截取的接触电极72的横截面为椭圆。即，X方向为椭圆的长轴，Y方向为椭圆的短轴。图2A是图1的直线A-A’的位置中的示意性剖视图，图2B是图1的直线B-B’的位置中的示意性剖视图。图2A和图2B示出NAND串的选择栅电极附近的横截面。如图2A和图2B所示，多个半导体区域11例如是通过元件隔离区域50分隔半导体层10而形成的区域。半导体区域11是有源区，该有源区被非易失性半导体存储器件1的晶体管所占据。半导体区域11例如为p型半导体区域。如图2A所示，栅绝缘膜20（第一绝缘膜）设置在半导体区域11中布置元件的区域上。栅绝缘膜20设置在浮栅层30与多个半导体区域11中的每个之间。栅绝缘膜20允许电荷（例如，电子）在半导体区域11与浮栅层30之间隧穿（tunnel）。如图2A所示，浮栅层30设置在其中多个半导体区域11中的每个与多个控制栅电极60中的每个相互交叉的位置上。浮栅层30设置在栅绝缘膜20上。浮栅层30可存储已通过栅绝缘膜20从半导体区域11隧穿的电荷。浮栅层30可被称为电荷存储层。IPD（层间-多晶硅-电介质（inter-poly-dielectric））膜40（第二绝缘膜）设置在浮栅层30与多个控制栅电极60中的每个之间。控制栅电极60通过IPD膜40覆盖浮栅层30。控制栅电极60充当栅电极，在浮栅层30上写入电荷或读取在浮栅层30中写入的电荷。包括浮栅层30、IPD膜40和控制栅电极60的堆叠体被称为存储单元（cell）。选择栅电极65设置在所排列的多个控制栅电极60的末端。选择栅电极65通过栅绝缘膜50设置在半导体区域11上。选择栅电极65包括含半导体层31、含金属层61和夹在含半导体层31与含金属层61之间的绝缘膜41。如图2A和图2B所示，接触电极72设置在选择栅电极65的与多个控制栅电极60相反的一侧。接触电极72沿Z方向（第三方向）从多个半导体区域11侧朝着多个控制栅电极60侧延伸。接触电极72包括导电层72a和阻隔膜72b。接触电极72的下端72d位于选择栅电极65下方的半导体区域11的上表面11u的下侧。接触电极72设置在上表面11u的位置下侧的部分72p的宽度W2在X方向上大于接触电极72在上表面11u的位置的宽度W1。例如，在上表面11u的位置与接触电极72的下端72d之间的位置上，接触电极72设置在上表面11u的位置下侧的部分72p的宽度W2比接触电极72在上表面11u的位置的宽度要大。接触电极72的部分72p与元件隔离区域50接触。在相邻的浮栅层30之间以及在浮栅层30与选择栅电极65之间，半导体区域11的上侧形成扩散区（源漏区），其中掺入n型杂质。n本文档来自技高网...

【技术保护点】
一种非易失性半导体存储器件，包括：多个半导体区域，其沿第一方向延伸并且沿与所述第一方向交叉的第二方向排列；元件隔离区域，其设置在所述多个半导体区域中的相邻区域之间；多个控制栅电极，其设置在所述多个半导体区域的上侧，沿所述第二方向延伸，并且沿所述第一方向排列；浮栅层，其设置在所述多个半导体区域中的每个与所述多个控制栅电极中的每个相互交叉的位置上；第一绝缘膜，其设置在所述浮栅层与所述多个半导体区域中的每个之间；第二绝缘膜，其设置在所述浮栅层与所述多个控制栅电极中的每个之间；选择栅电极，其通过所述第一绝缘膜设置在所述多个半导体区域上，沿所述第二方向延伸，并且被置于所排列的所述多个控制栅电极的末端；以及接触电极，其被置于所述选择栅电极的与所述多个控制栅电极相反的一侧，沿第三方向从所述多个控制栅电极侧朝着所述多个半导体区域侧延伸，并且与所述多个半导体区域之一接触，所述接触电极的下端位于所述选择栅电极下方的所述半导体区域的上表面的下侧，所述接触电极设置在所述半导体区域的所述上表面的位置下侧的一部分的宽度，在所述第一方向上大于所述接触电极在所述上表面的位置的宽度。

【技术特征摘要】
2013.09.10 US 61/875,7521.一种非易失性半导体存储器件，包括：
多个半导体区域，其沿第一方向延伸并且沿与所述第一方向交叉的第
二方向排列；
元件隔离区域，其设置在所述多个半导体区域中的相邻区域之间；
多个控制栅电极，其设置在所述多个半导体区域的上侧，沿所述第二
方向延伸，并且沿所述第一方向排列；
浮栅层，其设置在所述多个半导体区域中的每个与所述多个控制栅电
极中的每个相互交叉的位置上；
第一绝缘膜，其设置在所述浮栅层与所述多个半导体区域中的每个之
间；
第二绝缘膜，其设置在所述浮栅层与所述多个控制栅电极中的每个之
间；
选择栅电极，其通过所述第一绝缘膜设置在所述多个半导体区域上，
沿所述第二方向延伸，并且被置于所排列的所述多个控制栅电极的末端；
以及
接触电极，其被置于所述选择栅电极的与所述多个控制栅电极相反的
一侧，沿第三方向从所述多个控制栅电极侧朝着所述多个半导体区域侧延
伸，并且与所述多个半导体区域之一接触，
所述接触电极的下端位于所述选择栅电极下方的所述半导体区域的上
表面的下侧，
所述接触电极设置在所述半导体区域的所述上表面的位置下侧的一部
分的宽度，在所述第一方向上大于所述接触电极在所述上表面的位置的宽
度。
2.根据权利要求1的器件，其中所述接触电极设置在所述半导体区域
的所述上表面的位置下侧的一部分与所述元件隔离区域接触。
3.根据权利要求1的器件，其中在所述半导体区域的所述上表面的位

\t置，平行于所述半导体区域的所述上表面截取的所述接触电极的横截面在
所述第一方向上的宽度大于在所述第二方向上的宽度。
4.根据权利要求1的器件，其中在所述半导体区域的所述上表面的位
置，平行于所述半导体区域的所述上表面截取的所述接触电极的横截面为
椭圆形，并且所述第二方向为短轴，所述第一方向为长轴。
5.根据权利要求1的器件，其中在所述上表面的位置与所述接触电极
的下端之间的位置，所述接触电极设置在所述半导体区域的所述上表面的
位置下侧的一部分的宽度大于所述接触电极在所述上表面的位置的宽度。
6.根据权利要求1的器件，其中所述接触电极和与所述接触电极相邻
的另一接触电极被布置为在所述第一方向上、在所述第二方向上相互偏移。
7.根据权利要求1的器件，其中所述第一方向与所述第二方向正交。
...

【专利技术属性】
技术研发人员：藤井光太郎，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP