半导体器件的制造方法技术

一种半导体器件的制造方法，在布线衬底上，通过粘接材料分别层叠俯视时的平面尺寸不同的第一半导体芯片和第二半导体芯片，其中，在平面尺寸相对小的第一半导体芯片上搭载平面尺寸相对大的第二半导体芯片。另外，搭载了第一及第二半导体芯片之后，用树脂封固第一及第二半导体芯片。这里，第二半导体芯片和布线衬底的间隙用树脂封固之前，预先通过搭载第一及第二半导体芯片时使用的粘接材料填塞。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】一种，在布线衬底上，通过粘接材料分别层叠俯视时的平面尺寸不同的第一半导体芯片和第二半导体芯片，其中，在平面尺寸相对小的第一半导体芯片上搭载平面尺寸相对大的第二半导体芯片。另外，搭载了第一及第二半导体芯片之后，用树脂封固第一及第二半导体芯片。这里，第二半导体芯片和布线衬底的间隙用树脂封固之前，预先通过搭载第一及第二半导体芯片时使用的粘接材料填塞。【专利说明】
本专利技术涉及半导体器件及其制造技术，例如，涉及适用于层叠平面尺寸不同的多个半导体芯片而成的半导体器件的有效的技术。
技术介绍
日本特开2005-191053号公报(专利文献I)记载了通过倒装芯片连接方式将半导体芯片搭载在封装衬底上的。专利文献I记载了在封装衬底上通过NCP (Non-Conductive Paste)地配置半导体芯片之后,推压芯片背面将半导体芯片连接在封装衬底上。 另外，在日本特开2010-251408号公报(专利文献2)和日本特开2011-187574号公报(专利文献3)记载了如下半导体器件，在层叠的多个半导体芯片上分别形成贯通电极，通过该贯通电极而使多个半导体芯片电连接。 另外，在日本特开2000-299431号公报(专利文献4)和日本特开2002-26236号公报(专利文献5)记载了以下内容。将第一半导体芯片(第一半导体元件)经由各向异性导电粘接剂(底部填充材料)搭载在电路衬底(衬底)上时，使各向异性导电粘接剂的一部分向第一半导体芯片的外部溢出。而且，在溢出的树脂即支承部及第一半导体芯片的上方经由粘接剂(芯片接合用粘接剂)搭载第二半导体芯片(第二半导体元件)。 现有技术文献 专利文献 专利文献1:日本特开2005-191053号公报 专利文献2:日本特开2010-251408号公报 专利文献3:日本特开2011-187574号公报 专利文献4:日本特开2000-299431号公报 专利文献5:日本特开2002-26236号公报
技术实现思路
本申请专利技术人研究了提高将平面尺寸(外形尺寸)不同的多个半导体芯片层叠在布线衬底上的半导体器件的性能的技术。作为其一个环节研究了以下技术:为提高半导体芯片间的传送速度，在多个半导体芯片中的配置在下级侧的半导体芯片上形成贯通电极，通过该贯通电极使多个半导体芯片相互电连接。其结果为，本申请专利技术人发现了以下问题:在下级侧的半导体芯片的平面尺寸比上级侧的半导体芯片的平面尺寸小的情况下，在半导体器件的可靠性这点产生问题。 其他课题和新的特征能够从本说明书的记载和附图明确。 一实施方式的包含在布线衬底上配置第一粘接材料之后，在上述布线衬底上搭载第一半导体芯片的工序。另外，包括在上述半导体芯片的第一背面上及从上述第一半导体芯片露出的上述第一粘接材料的露出面上配置了第二粘接材料之后，在上述第一半导体芯片的上述第一背面上搭载第二半导体芯片的工序。另外，包含用树脂封固上述第一半导体芯片及上述第二半导体芯片的工序。 这里，上述第一半导体芯片具有第一表面、形成在上述第一表面上的多个第一表面电极、与上述第一表面相反侧的第一背面、形成在第一背面上的多个第一背面电极、及从上述第一表面和上述第一背面中的一方朝向另一方贯穿地形成的多个贯通电极。另外，上述第二半导体芯片的平面尺寸比上述第一半导体芯片的平面尺寸大。另外，上述第二半导体片和上述布线衬底的间隙在被上述第一及第二粘接材料填塞了的状态下进行基于上述树脂的封固。 专利技术的效果 根据上述一实施方式，能够提高半导体器件的可靠性。 【专利附图】【附图说明】 图1是一实施方式的半导体器件的立体图。 图2是图1所示的半导体器件的仰视图。 图3是在去除了图1所示的封固体的状态下表示布线衬底上的半导体器件的内部构造的透视俯视图。 图4是沿图1的A-A线的剖视图。 图5是图4所示的A部的放大剖视图。 图6是表不图4所不的存储器芯片的表面侧的俯视图。 图7是表示图6所示的存储器芯片的背面侧的一例的俯视图。 图8是表不图4所不的逻辑芯片的表面侧的俯视图。 图9是表示图8所示的逻辑芯片的背面侧的一例的俯视图。 图10是图4的B部的放大剖视图。 图11是表示使用图1?图10说明的半导体器件的制造工序的概要的说明图。 图12是表示在图11所示的衬底准备工序中准备的布线衬底的整体构造的俯视图。 图13是图12所示的一个器件区域的放大俯视图。 图14是沿图13的A-A线的放大剖视图。 图15是表示图13的相反侧的面的放大俯视图。 图16是表示将粘接材料配置在图13所示的芯片搭载区域中的状态的放大俯视图。 图17是沿图16的A-A线的放大剖视图。 图18是示意地表示具有图7所示的贯通电极的半导体芯片的制造工序的概要的说明图。 图19是示意地表示接着图18的半导体芯片的制造工序的概要的说明图。 图20是表示将逻辑芯片LC搭载在图16所示的布线衬底的芯片搭载区域上的状态的放大俯视图。 图21是沿图20的A-A线的放大剖视图。 图22是表示图11所示的第一芯片搭载工序的详细流程的说明图，是示意地表示将半导体芯片载置在芯片搭载区域上的状态的说明图。 图23是表示图11所示的第一芯片搭载工序的详细流程的说明图，是表示拆下图22所示的输送夹具并将加热夹具压抵在半导体芯片的背面侧的状态的说明图。 图24是表示图11所示的第一芯片搭载工序的详细流程的说明图，是表示将半导体芯片加热并与布线衬底电连接的状态的说明图。 图25是表示将粘接材料配置在图20所示的半导体芯片的背面及其周围的状态的放大俯视图。 图26是沿图25的A-A线的放大剖视图。 图27是示意地表示图4所示的存储器芯片的层叠体的组装工序的概要的说明图。 图28是示意地表示接着图27的存储器芯片的层叠体的组装工序的概要的说明图。 图29是表示将存储器芯片的层叠体搭载在图25所示的逻辑芯片的背面上的状态的放大俯视图。 图30是沿图29的A-A线的放大剖视图。 图31是表示图11所示的第二芯片搭载工序的详细流程的说明图，是示意地表示将存储器芯片的层叠体载置在逻辑芯片上的状态的说明图。 图32是表示图11所示的第二芯片搭载工序的详细流程的说明图，是表示拆下图31所示的输送夹具并将加热夹具压抵在层叠体的背面侧的状态的说明图。 图33是表示图11所示的第二芯片搭载工序的详细流程的说明图，是表示在拆下了图31所示的保持夹具时，层叠体倾斜的状态的说明图。 图34是表示图11所示的第二芯片搭载工序的详细流程的说明图，是表示将层叠体加热并与逻辑芯片电连接的状态的说明图。 图35是表示在图30所示的布线衬底上形成封固体并封固了层叠的多个半导体芯片的状态的放大剖视图。 图36是表示图35所示的封固体的整体构造的俯视图。 图37是表示将图30所示的布线衬底配置在成型封固体的成形模具内的状态的主要部位剖视图。 图38是表示将树脂供给到图37所示的成型模具内的状态的主要部位剖视图。 图39是表示图37所示的成型模具内被树脂填满的状态的主要部位剖视图。 图40是表示从成型模具取出图39所示的布线衬底的状态的主要部位剖视图。 图4本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括以下工序：(a)准备布线衬底的工序，该布线衬底具有第一面、形成在所述第一面上的多个接合引线、与所述第一面相反侧的第二面、及形成在所述第二面上且分别与所述多个接合引线电连接的多个接合区；(b)将第一粘接材料配置在所述布线衬底的所述第一面上的工序；(c)在所述(b)工序之后，将第一半导体芯片以所述第一半导体芯片的第一表面与所述布线衬底的所述第一面相对的方式通过所述第一粘接材料搭载在所述布线衬底的所述第一面上，并电连接所述多个接合引线和多个第一表面电极的工序，其中，所述第一半导体芯片具有所述第一表面、形成在所述第一表面上的所述多个第一表面电极、与所述第一表面相反侧的第一背面、形成在第一背面上的多个第一背面电极、及以从所述第一表面和所述第一背面中的一方朝向另一方贯穿的方式分别形成且分别电连接所述多个第一表面电极和所述多个第一背面电极的多个贯通电极；(d)在所述(c)工序之后，在所述第一半导体芯片的所述第一背面上及从所述第一半导体芯片露出的所述第一粘接材料的表面上，配置第二粘接材料的工序；(e)在所述(d)工序之后，将第二半导体芯片以所述第二半导体芯片的第二表面与所述第一半导体芯片的所述第一背面相对的方式通过所述第二粘接材料搭载在所述第一半导体芯片上，并电连接所述多个第一背面电极和多个第二表面电极的工序，其中，所述第二半导体芯片具有所述第二表面、形成在所述第二表面上的所述多个第二表面电极、及与所述第二表面相反侧的第二背面；(f)在所述(e)工序之后，通过树脂封固所述布线衬底的所述第一面、所述第一半导体芯片及所述第二半导体芯片的工序，其中，所述第二半导体芯片的平面尺寸比所述第一半导体芯片的平面尺寸大，在所述(e)工序之后且在所述(f)工序之前，所述第二半导体芯片中的与所述第一半导体芯片不重合的部分和所述布线衬底的所述第一面之间被所述第一粘接材料及第二粘接材料填塞。...

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：绀野顺平，西田隆文，坂田贤治，木下顺弘，杉山道昭，木田刚，小野善宏，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP