减小共源共栅堆栈电路的氧化层应力制造技术

一种氧化层应力减小的共源共栅堆栈电路，包括：提供输出电压的共源共栅晶体管堆栈和动态偏置电路，其中该输入电压的幅度大于所述动态偏置电路的组件晶体管的氧化层可靠性电压。所述氧化层应力减小的共源共栅堆栈电路还包括基于输出电压的瞬态极值来提供偏移电压的偏移电压生成器，其中所述偏移电压被施加于共源共栅晶体管堆栈和动态偏置电路，以便减小与氧化层可靠性电压相当的组件晶体管电压。所述氧化层应力减小的共源共栅堆栈电路还包括用与偏移电压成比例的量来修改共源共栅晶体管堆栈和动态偏置电路的偏置电压值的偏置电压电源。此外还提供了一种用于减小共源共栅堆栈电路中的氧化层应力的方法。

【技术实现步骤摘要】

【技术保护点】
一种氧化层应力减小的共源共栅堆栈电路，包括：提供输出电压的共源共栅晶体管堆栈和动态偏置电路，其中该输入电压的幅度大于其组件晶体管的氧化层可靠性电压；以及基于所述输出电压的瞬态极值来提供偏移电压的偏移电压生成器，其中所述偏移电压被施加于所述共源共栅晶体管堆栈和动态偏置电路，以便减小与所述氧化层可靠性电压相当的组件晶体管电压。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：塔潘·帕特纳雅克，于世峰，
申请(专利权)人：辉达公司，
类型：发明
国别省市：美国;US