FinFET的制造方法技术

本发明专利技术揭示了一种FinFET的制造方法。该方法包括：提供半导体基底；在所述半导体基底上形成侧墙；以所述侧墙为掩膜，刻蚀所述半导体基底形成鳍；以及对所述半导体基底进行退火处理；其中，所述退火处理包括加入水汽。本发明专利技术的方法能够使得水汽对鳍进行氧化，从而缩减了鳍的CD，达到所需尺寸。同时，由于水汽的存在，在氧化鳍的过程中，自然的形成了圆化的顶角。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别是涉及一种。
技术介绍
在先进的互补金属氧化物半导体(CMOS)产业中，随着22nm及更小尺寸的到来，为了改善短沟道效应并提高器件的性能，鳍式场效应晶体管(Fin Field-effecttransistor, FinFET)由其独特的结构被广泛的采用。 FinFET是一种金属氧化物半导体场效应管，其结构通常是在绝缘体上硅基片上形成，包括狭窄而独立的硅条，作为垂直的沟道结构，也成为鳍片，在鳍片的两侧有栅极结构。如图1所示，其为现有技术中的一种FinFET的结构示意图，其包括:衬底10、源极11、漏极 12、鳍片13及围绕在鳍片13两侧及上方的栅极结构14。 然而，例如在逻辑器件20nm制程中，鳍13的关键尺寸(CD)是很小的，约是12nm，这已经超出普通光刻所能够达到的极限。为了解决这一问题，目前多是采用双重曝光(double patterning)的方式。通常包括 SIT (spacer image transfer)方式和LELE (litho-etch-litho-etch)方式两种。但是，这两种方式也存在着较为苛刻的要求，例如SIT方式中，对侧墙spacer沉积的厚度和均匀性要求都比较高，对侧墙的硬掩膜(HM)刻蚀形貌和鳍的刻蚀形貌的要求也会很高，因此，实际操作难度大。而如果使用LELE的方式，对光刻和刻蚀机台的要求都非常高。因此，需要投入很高的成本。 此外，使用现有的技术的方法，需要额外的氧化过程才能实现鳍顶部的圆化。否贝U，在栅氧形成的过程中容易出现FIN的角落栅氧偏薄的现象。这都增加了 FinFET在实际生产制造中的难度和复杂性。
技术实现思路
本专利技术的一个目的在于，提供一种，以简单的制作流程获得符合要求的鳍的CD。 本专利技术的一个目的在于，提供一种，以简单的制作流程实现鳍顶部圆化。 对此，本专利技术提供一种，包括: 提供半导体基底； 在所述半导体基底上形成侧墙； 以所述侧墙为掩膜，刻蚀所述半导体基底形成鳍；以及 对所述半导体基底进行退火处理； 其中，所述退火处理包括加入水汽。 可选的，对于所述的，所述退火处理的温度范围在700V _900°C之间。 可选的，对于所述的，采用炉管工艺进行退火处理 可选的，对于所述的，在所述半导体基底上形成侧墙包括: 在半导体基底上依次沉积一层氧化层、一层无定型硅、一层无定型碳以及一层抗反射层； 通过光刻和刻蚀工艺形成图案化的无定型硅，暴露出部分氧化层； 沉积一层氮化硅，所述氮化硅覆盖暴露出部分氧化层及图案化的无定型硅； 通过刻蚀所述氮化硅形成位于图案化的无定型硅两侧的侧墙；以及 去除所述图案化的无定型硅。 可选的，对于所述的，在刻蚀所述半导体基底形成鳍之后，在对所述半导体基底进行退火处理之前，还包括: 去除鳍上的氧化层及侧墙； 沉积隔离氧化物层，所述隔离氧化物层覆盖所述鳍并填充满鳍之间的区域。 可选的，对于所述的，所述隔离氧化物层的材料为二氧化硅。 可选的，对于所述的，在对所述半导体基底进行退火处理之后,还包括: 去除部分隔离氧化物层，形成浅沟槽隔离结构，并暴露出部分鳍。 可选的，对于所述的，所述半导体基底包括P型硅衬底。 与现有技术相比，本专利技术提供的中，在形成鳍后，对半导体基底进行了退火处理，退火处理包括加入水汽。相比现有技术，本专利技术的方法能够使得水汽对鳍进行氧化，从而缩减了鳍的CD，达到所需尺寸。同时，由于水汽的存在，在氧化鳍的过程中，自然的形成了圆化的顶角。并且，本专利技术中光刻和刻蚀工艺采用65nm技术节点的设备即可完成，因此，本专利技术的方法成本低廉，制造过程简单，显著的降低了制作成本，获得了高质量的FinFET。 【附图说明】 图1为现有技术中FinFET的结构示意图； 图2为本专利技术实施例的流程图； 图3-图12为本专利技术实施例的过程中器件结构示意图。 【具体实施方式】 下面将结合示意图对本专利技术的进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。 为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。 在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。 本专利技术的核心思想在于，提供一种浮栅结构及其制造方法，该方法包括: 步骤S101:提供半导体基底； 步骤S102:在所述半导体基底上形成侧墙； 步骤S103:以所述侧墙为掩膜，刻蚀所述半导体基底形成鳍；以及 步骤S104:对所述半导体基底进行退火处理；其中，所述退火处理包括加入水汽。 以下列举所述的较优实施例，以清楚说明本专利技术的内容，应当明确的是，本专利技术的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本专利技术的思想范围之内。 请参考图2及图3-图12，图2为本专利技术实施例的流程图，图3-图12为本专利技术实施例的过程中器件结构示意图。本实施例的包括: 步骤S101:提供半导体基底10,请参考图3。所述半导体基底10的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，所述半导体基底10选用P型掺杂的单晶硅材料构成，且已经形成有N阱。在所述半导体基底10中还可以形成有埋层(图中未示出)等。 步骤S102:在所述半导体基底10上形成侧墙。具体的,该步骤包括:如图4所示，首先在半导体基底10上依次沉积一层氧化层20、一层无定型硅30、一层无定型碳40以及一层抗反射层(DARC)50。上述4种膜层的形成可以按照现有工艺进行，因此不作详述。 接着，通过光刻和刻蚀工艺，形成图案化的无定型硅301，如图5所示，暴露出部分氧化层20。刻蚀工艺可以采用干法刻蚀进行。此外，在本专利技术实施例中，该光刻和刻蚀工艺可以利用65nm及以下技术节点的设备进行加工。 然后，在所述半导体基底10上沉积一层氮化硅，所述氮化硅覆盖暴露出的部分氧化层20及图案化的无定型娃301 ;氮化娃的沉积可以采用CVD工艺完成,并且利用65nm技术节点的设备即可。 请参考图6，通过刻蚀所述氮化硅形成位于图案化的无定型硅301两侧的侧墙60，较佳的，依然采用干法刻蚀工艺进行刻蚀。 之后，采用湿法刻蚀工艺，去除所述图案化的无定型硅，如图7所示。则本专利技术中所需的侧墙60制作完成。 步骤S103:以所述侧墙60为掩膜，刻蚀所述半导体基底10形成鳍70。请参考图8，所述鳍的形成可以是采用干法刻蚀工艺。然后，如图9所示，接着本文档来自技高网...

【技术保护点】
一种FinFET的制造方法，包括： 提供半导体基底； 在所述半导体基底上形成侧墙； 以所述侧墙为掩膜，刻蚀所述半导体基底形成鳍；以及 对所述半导体基底进行退火处理； 其中，所述退火处理包括加入水汽。

【技术特征摘要】
1.一种FinFET的制造方法，包括: 提供半导体基底； 在所述半导体基底上形成侧墙； 以所述侧墙为掩膜，刻蚀所述半导体基底形成鳍；以及 对所述半导体基底进行退火处理； 其中，所述退火处理包括加入水汽。2.如权利要求1所述的FinFET的制造方法，其特征在于，所述退火处理的温度范围在700V _900°C之间。3.如权利要求2所述的FinFET的制造方法，其特征在于，采用炉管工艺进行退火处理。4.如权利要求1所述的FinFET的制造方法，其特征在于，在所述半导体基底上形成侧墙包括: 在半导体基底上依次沉积一层氧化层、一层无定型硅、一层无定型碳以及一层抗反射层； 通过光刻和刻蚀工艺形成图案化的无定型硅，暴露出部分氧化层； 沉积一层氮化硅，所述氮化硅覆盖暴露出部分氧化...

【专利技术属性】
技术研发人员：王晶，孙鹏，高晶，冉春明，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42