薄膜晶体管及其制作方法、阵列基板和显示装置制造方法及图纸

本发明专利技术提供一种薄膜晶体管及其制作方法、阵列基板和显示装置，所述薄膜晶体管包括：基板、栅电极、有源层、源漏电极、像素电极及一个或多个绝缘层，其中，至少一个绝缘层包括底层绝缘层及上层绝缘层，所述上层绝缘层中的氢含量高于所述底层绝缘层中的氢含量。本发明专利技术采用双层刻蚀阻挡层工艺制作薄膜晶体管，有效地降低了刻蚀阻挡层的氧化硅薄膜中的氢含量，避免硅烷分解产生的氢离子与有源层中的金属氧化物反应，使氧化物薄膜晶体管保持较优的特性，并提高了刻蚀阻挡层的薄膜沉积速率。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种薄膜晶体管及其制作方法、阵列基板和显示装置，所述薄膜晶体管包括：基板、栅电极、有源层、源漏电极、像素电极及一个或多个绝缘层，其中，至少一个绝缘层包括底层绝缘层及上层绝缘层，所述上层绝缘层中的氢含量高于所述底层绝缘层中的氢含量。本专利技术采用双层刻蚀阻挡层工艺制作薄膜晶体管，有效地降低了刻蚀阻挡层的氧化硅薄膜中的氢含量，避免硅烷分解产生的氢离子与有源层中的金属氧化物反应，使氧化物薄膜晶体管保持较优的特性，并提高了刻蚀阻挡层的薄膜沉积速率。【专利说明】薄膜晶体管及其制作方法、阵列基板和显示装置
本专利技术涉及液晶显示技术,具体涉及液晶显示技术中的薄膜晶体管(TFT, ThinFilm Transistor)技术。
技术介绍
图1示出了现有技术中氧化物薄膜晶体管的结构，如图1所示，现有技术中氧化物薄膜晶体管从下至上依次包括基板10、栅电极11、栅绝缘层12、有源层13、刻蚀阻挡层14、源漏电极15、保护层16及像素电极17。图2示出了现有技术中氧化物薄膜晶体管的制作方法，如图2所示，现有的制作方法中，首先在基板10上形成栅电极11 (如图2中Ia所示)，接着形成栅绝缘层12，覆盖基板10及栅电极11 (如图2中Ib所示)，然后在栅绝缘层12对应栅电极11的上方形成有源层13 (如图2中Ic所示)，该有源层13由半导体氧化物(如铟镓锌氧化物(IGZO))制成，接着在有源层13上方形成刻蚀阻挡层14(如图2中Id所示)，然后在刻蚀阻挡层14上方形成源漏电极15 (如图2中Ie所示)，接着形成保护层16，覆盖源漏电极15、刻蚀阻挡层14及栅绝缘层12 (如图2中If所示)，最后在源漏电极15和保护层16上方形成像素电极17 (如图2中Ig所示)。与非晶硅(a-Si)薄膜晶体管的工艺流程比较，氧化物薄膜晶体管的制作流程增加了刻蚀阻挡层工艺(即如图2中Id所示的步骤)，且氧化物薄膜的特性受界面特性影响比较大，特别是刻蚀阻挡层的薄膜沉积工艺，要求刻蚀阻挡层工艺中制作的氧化硅薄膜保持较低的氢含量，一般要求氧化硅薄膜中的氢含量低于6% (非晶薄膜晶体管工艺中采用的氮化硅薄膜的氢含量在20%左右)。刻蚀阻挡层工艺的目的，一方面在进行源漏电极的刻蚀工艺时，避免刻蚀液对金属的腐蚀；另一方面，刻蚀阻挡层工艺通常使用氧化硅材料，为保证氧化硅薄膜保持较低的氢含量，目前通常采用等离子增强型化学气相沉积法(PECVD)沉积氧化硅薄膜，采用该方法沉积氧化硅薄膜时，硅烷分解产生的氢离子易与有源层中的金属氧化物如IGZO中的In、Zn、O等反应,从而影响IGZO薄膜的特性,对此，目前通常采用的方法是降低沉积温度至 200°C左右，但该方法带来的不利因素是反应气体流量恒定时，使得沉积形成的氧化硅薄膜中的氢含量增加，薄膜的稳定性变差，另外也使薄膜的沉积速率降低。因此，如何改进氧化物薄膜晶体管的结构及制作工艺，降低刻蚀阻挡层中的氧化硅薄膜的氢含量，使氧化物薄膜晶体管保持较优的特性，并提高刻蚀阻挡层薄膜的沉积速率成为本领域亟待解决的问题。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种薄膜晶体管及其制作方法、阵列基板和显示装置，采用双层刻蚀阻挡层工艺，降低刻蚀阻挡层中的氧化硅薄膜的氢含量，避免硅烷分解产生的氢离子与有源层中 的金属氧化物反应，使氧化物薄膜晶体管保持较优的特性，并提高刻蚀阻挡层薄膜的沉积速率。为达到上述目的，本专利技术的技术方案是这样实现的:本专利技术提供的一种薄膜晶体管，包括:基板、栅电极、有源层、源漏电极、像素电极及一个或多个绝缘层，至少一个绝缘层包括底层绝缘层及上层绝缘层，所述上层绝缘层中的氢含量高于所述底层绝缘层中的氢含量。具体的，所述薄膜晶体管为氧化物薄膜晶体管，所述绝缘层包括:栅绝缘层、刻蚀阻挡层及保护层，所述刻蚀阻挡层包括底层刻蚀阻挡层及上层刻蚀阻挡层，所述上层刻蚀阻挡层中的氢含量高于所述底层刻蚀阻挡层中的氢含量。优选地，所述上层刻蚀阻挡层的氢含量为5%?10%，所述下层刻蚀阻挡层的氢含量为1%?5%。具体的，所述氧化物薄膜晶体管的具体结构包括:栅电极，形成于基板的上方；栅绝缘层，覆盖于基板和栅电极的上方；有源层，形成于栅绝缘层对应栅电极的上方；底层刻蚀阻挡层，形成于有源层的上方；上层刻蚀阻挡层，形成于底层刻蚀阻挡层的上方；源漏电极，形成于上层刻蚀阻挡层的上方；保护层，覆盖于栅绝缘层、源漏电极及上层刻蚀阻挡层的上方；像素电极，形成于源漏电极和保护层的上方。优选地，所述底层刻蚀阻挡层的厚度为200-1000埃，所述上层刻蚀阻挡层的厚度为 1000-1500 埃。优选地，所述有源层由铟镓锌氧化物半导体或铟锌氧化物半导体制成。优选地，所述有源层通过磁控溅射的方式沉积。本专利技术还提供一种阵列基板，包括上述所述的薄膜晶体管。本专利技术还提供一种显示装置，包括上述的阵列基板。本专利技术还提供一种薄膜晶体管的制作方法，包括:在基板上形成栅电极、有源层、源漏电极、一个或多个绝缘层及像素电极，至少一个绝缘层在形成时，依次形成底层绝缘层及上层绝缘层，使所述上层绝缘层中的氢含量高于所述底层绝缘层中的氢含量。具体的，所述薄膜晶体管为氧化物薄膜晶体管，所述绝缘层包括刻蚀阻挡层，所述制作方法包括:依次在基板上形成栅电极、栅绝缘层、有源层、刻蚀阻挡层、源漏电极、保护层及像素电极，形成所述刻蚀阻挡层时，依次形成底层刻蚀阻挡层及上层刻蚀阻挡层，使所述上层刻蚀阻挡层中的氢含量高于所述底层刻蚀阻挡层中的氢含量。具体的，所述方法包括:步骤a、在基板上形成栅电极；步骤b、形成栅绝缘层，覆盖于基板和栅电极上方；步骤C、在栅绝缘层对应栅电极的上方形成有源层；步骤d、在有源层上方形成底层刻蚀阻挡层；步骤e、在底层刻蚀阻挡层上方形成上层刻蚀阻挡层；步骤f、在上层刻蚀阻挡层上方形成源漏电极；步骤g、形成保护层，覆盖于栅绝缘层、源漏电极及上层刻蚀阻挡层上方；步骤h、在源漏电极和保护层上方形成像素电极。具体的，所述步骤d中，所述底层刻蚀阻挡层在200_300°C、300-800sccm的硅烷气体流量下沉积；所述步骤e中，所述上层刻蚀阻挡层在240-340°C、600-1200sccm的硅烷气体流量下沉积。具体的，所述步骤d中，沉积所述底层刻蚀阻挡层的厚度为200-1000埃；所述步骤e中，沉积所述上层刻蚀阻挡层的厚度为1000-1500埃。具体的，所述步骤c中，采用铟镓锌氧化物半导体或铟锌氧化物半导体制成有源层。具体的，所述步骤c中，通过磁控溅射的方式沉积所述有源层。与现有技术相比，本专利技术提供的薄膜晶体管采用双层结构制作刻蚀阻挡层，具有以下优点:一、在底层刻蚀阻挡层中采用比现有技术稍低的沉积温度及低硅烷气体流量的工艺，虽然采用了比现有技术更低的温度，但由于采用低硅烷气体流量，硅烷分解更充分，另外由于相对于上层刻蚀阻挡层，底层刻蚀阻挡层的流量较低，使得底层硅烷分解产生的氢离子的浓度与上层绝缘层相比更低，这样，有利于进一步降低刻蚀阻挡层中的氢含量；二、沉积上层刻蚀阻挡层时，形成的底层刻蚀阻挡层可阻挡产生的氢离子与有源层中的金属氧化物发生反应，从而可在高温及高硅烷气体流量的条件下沉积上层刻蚀阻挡层，有效地降低了刻蚀阻挡层的氧化硅薄膜中的氢含量，避免硅烷分解产本文档来自技高网...

【技术保护点】
一种薄膜晶体管，包括：基板、栅电极、有源层、源漏电极、像素电极及一个或多个绝缘层，其特征在于，至少一个绝缘层包括底层绝缘层及上层绝缘层，所述上层绝缘层中的氢含量高于所述底层绝缘层中的氢含量。

【技术特征摘要】

【专利技术属性】
技术研发人员：谢振宇，徐少颖，李田生，阎长江，李靖，田宗民，
申请(专利权)人：北京京东方光电科技有限公司，
类型：发明
国别省市：北京;11