一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极结构，在所述栅极结构两侧的半导体衬底中形成∑状凹槽；在所述∑状凹槽的底部形成籽晶层；在所述籽晶层上形成嵌入式锗硅层，以完全填充所述∑状凹槽；在所述嵌入式锗硅层上形成SiCB帽层。根据本发明专利技术，在所述嵌入式锗硅层上形成SiCB层作为帽层，其中的碳原子可以减弱硼原子向所述半导体衬底中的扩散，同时，由所述SiCB层构成的帽层可以提高随后在其上形成的由镍硅构成的自对准金属硅化物的稳定性，由此提升器件的电学性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，具体而言涉及一种改善形成在嵌入式锗硅层上的帽层质量的方法。
技术介绍
在先进的CMOS器件制造工艺中，嵌入式锗硅工艺经常被采用以提升CMOS器件的PMOS部分的性能。在PMOS的源/漏区中形成嵌入式锗硅层的工艺次序为：提供半导体衬底，在所述半导体上形成栅极结构以及栅极结构两侧的侧壁结构→在所述侧壁结构两侧的半导体衬底中形成凹槽→采用选择性外延生长工艺在所述凹槽中形成嵌入式锗硅层→在所述嵌入式锗硅层上形成一帽层（cap layer），所述帽层用于在后续的金属互连之前形成自对准硅化物，同时还可以避免后续工艺造成的锗硅层应力的释放。如果所述帽层为单晶硅层，则由于其生长速率很低而造成单位时间内产量的下降，同时由于其表面平整度较差而影响器件的质量；如果所述帽层为硼硅（SiB）层，相对单晶硅层而言，其生长速率加快、表面平整度很好、自身电阻值降低，但是其中的硼原子极易扩散到衬底（尤其是沟道区）中，造成器件性能的下降。因此，需要提出一种方法，以提高形成在嵌入式锗硅层上的帽层的质量，从而进一步提升CMOS器件的性能。
技术实现思路
针对现有技术的不足，本专利技术提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极结构，在所述栅极结构两侧的半导体衬底中形成∑状凹槽；在所述∑状凹槽的底部形成籽晶层；在所述籽晶层上形成嵌入式锗硅层，以完全填充所述∑状凹槽；在所述嵌入式锗硅层上形成SiCB帽层。进一步，采用先干法蚀刻再湿法蚀刻的工艺形成所述∑状凹槽。进一步，所述籽晶层为具有低锗含量的锗硅层。进一步，采用选择性外延生长工艺形成所述嵌入式锗硅层。进一步，采用原位外延生长工艺形成所述SiCB帽层。进一步，所述SiCB帽层中硼原子的掺杂剂量为5.0×e14-5.0×e20atom/cm2。进一步，所述SiCB帽层中碳原子的掺杂剂量为5.0×e14-5.0×e20atom/cm2。进一步，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。进一步，所述栅极结构的两侧形成有紧靠所述栅极结构的偏移间隙壁结构。进一步，所述偏移间隙壁结构包括至少一层氧化物层和/或至少一层氮化物层。根据本专利技术，在所述嵌入式锗硅层上形成SiCB层作为帽层，其中的碳原子可以减弱硼原子向所述半导体衬底中的扩散，同时，由所述SiCB层构成的帽层可以提高随后在其上形成的由镍硅构成的自对准金属硅化物的稳定性，由此提升器件的电学性能。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A-图1E为本专利技术提出的改善形成在嵌入式锗硅层上的帽层质量的方法的各步骤的示意性剖面图；图2为本专利技术提出的改善形成在嵌入式锗硅层上的帽层质量的方法的流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的改善形成在嵌入式锗硅层上的帽层质量的方法。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。下面，参照图1A-图1E和图2来描述本专利技术提出的改善形成在嵌入式锗硅层上的帽层质量的方法的详细步骤。参照图1A-图1E，其中示出了本专利技术提出的改善形成在嵌入式锗硅层上的帽层质量的方法的各步骤的示意性剖面图。首先，如图1A所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，所述半导体衬底100选用单晶硅材料构成。在所述半导体衬底100中形成有隔离结构以及各种阱(well)结构，为了简化，图示中予以省略。对于PMOS而言，所述半导体衬底200中还可以形成有N阱（图中未示出），并且在形成栅极结构之前，可以对整个N阱进行一次小剂量硼注入，用于调整PMOS的阈值电压Vth。在所述半导体衬底100上形成有栅极结构101，作为一个示例，所述栅极结构101可包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。栅极介电层可包括氧化物，如，二氧化硅（SiO2）层。栅极材料层可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物层可包括氮化钛（TiN）层；导电性金属氧化物层可包括氧化铱（IrO2）层；金属硅化物层可包括硅化钛（TiSi）层。栅极硬掩蔽层可包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层可包括硼磷硅玻璃（BPSG）、磷硅玻璃（PSG）、正硅酸乙酯（TEOS）、未掺杂硅玻璃（USG）、旋涂玻璃（SOG）、高密度等离子体（HDP）或旋涂电介质（SOD）；氮化物层可包括氮化硅（Si3N4）层；氮氧化物层可包括氮氧化硅（SiON）层。此外，作为示例，在所述半导体衬底100上还形成有位于所述栅极结构101两侧且紧靠所述栅极结构101的偏移间隙壁结构102。其中，所述偏移间隙壁结构102可以包括至少一层氧化物层和/或至少一层氮化物层。接着，如图1B所示，通过所述偏移间隙壁结构102所构成的工艺窗口，在所述半导体衬底100中形成∑状凹槽103。通常采用先干法蚀刻再湿法蚀刻的工艺形成所述∑状凹槽103，该工艺的具体步骤如下：先采用干法蚀刻工艺纵向蚀刻所述偏移间隙壁结构102之间的半导体衬底100以形成硅凹槽；再采用湿法蚀刻工艺蚀刻所述硅凹槽，以形成所述∑状凹槽103。接着，如图1C所示，在所述∑状凹槽103的底部形成籽晶层（seed layer）10本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极结构，在所述栅极结构两侧的半导体衬底中形成∑状凹槽；在所述∑状凹槽的底部形成籽晶层；在所述籽晶层上形成嵌入式锗硅层，以完全填充所述∑状凹槽；在所述嵌入式锗硅层上形成SiCB帽层。

【技术特征摘要】
1.一种半导体器件的制造方法，包括：
提供半导体衬底，所述半导体衬底上形成有栅极结构，在所述栅
极结构两侧的半导体衬底中形成∑状凹槽；
在所述∑状凹槽的底部形成籽晶层；
在所述籽晶层上形成嵌入式锗硅层，以完全填充所述∑状凹槽；
在所述嵌入式锗硅层上形成SiCB帽层。
2.根据权利要求1所述的方法，其特征在于，采用先干法蚀刻
再湿法蚀刻的工艺形成所述∑状凹槽。
3.根据权利要求1所述的方法，其特征在于，所述籽晶层为具
有低锗含量的锗硅层。
4.根据权利要求1所述的方法，其特征在于，采用选择性外延
生长工艺形成所述嵌入式锗硅层。
5.根据权利要求1所述的方法，其特征在于，采用原位外延生
长工艺形成所...

【专利技术属性】
技术研发人员：林静，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31