株式会社日立制作所专利技术

株式会社日立制作所共有12616项专利

  • 一种半导体集成电路器件的制造方法,包括以下步骤:(a)在湿气合成部分使用催化剂用氧气和氢气在第一温度下进行湿气合成,以产生合成的湿气;(b)将所述合成的湿气转移至氧化炉中的单晶片热处理室中,以在所述室内的晶片的第一主表面上方形成湿氧化气...
  • 用包含导电颗粒的有机粘接剂层把半导体芯片和基片粘结在一起,通过导电颗粒将压焊块和电极相互电连接在一起。通过使附着在带上的半导体晶片与刻蚀剂相接触形成该半导体芯片,与刻蚀剂相接触的同时在半导体晶片的面内方向高速旋转该半导体晶片或使该半导体...
  • 本发明提供一种能有效地防止由于施加到半导体集成电路器件的卡路里增加产生的线断开的制造半导体集成电路器件的方法,包括以下步骤:用键合焊丝将一个半导体芯片与为了便于封装所述半导体芯片而设置的内引线连接;以及用树脂密封所述半导体芯片、所述内引...
  • 在一种含有高浓度氮气的气氛中实现一个WN↓[x]膜24的形成,所述WN↓[x]膜24构成一个具有多金属结构的栅电极7A的阻挡层,从而在形成栅电极7A之后的热处理步骤中,抑制N(氮)从WN↓[x]膜24中的释放。
  • 借助于降低半导体衬底上元件隔离沟槽的沟槽上边沿周围应力的产生,制造了一种具有高度可靠沟槽隔离结构的半导体器件,此沟槽隔离结构在沟槽上边沿处具有所需的曲率半径而不形成任何台阶,从而优化了元件隔离沟槽的形状,并使器件更精细,且改善了器件的电...
  • 一种半导体器件制造方法,用于通过对一形成在一半导体衬底的一表面上的薄膜进行抛光来平面化该半导体衬底的该表面,该半导体衬底在其一主表面上具有凹凸图形,包括下列步骤:    将带有形成在其上的该薄膜的该半导体衬底的该表面压靠到一抛光工具的一...
  • 一种制造半导体集成电路器件的方法,包括:在晶片的第一和第二区分别形成第一和第二栅电极图形;在该第一和第二栅电极图形的两侧分别形成第一和第二导电类型的半导体区;分别在第一和第二栅电极图形的侧壁上形成侧壁间隔层,并使硅膜的表面露出;由第一栅...
  • 在半导体衬底上形成使第一井形成区和第二井形成区露出的光致抗蚀剂图形,它被用作掩模,把杂质掺入半导体衬底,由此形成埋置n井,并进一步被用作掩模,把杂质掺入半导体衬底,由此以自对准方式在埋置n井上形成浅p井。接着,去除光致抗蚀剂图形。此后,...
  • 一种半导体器件,它包含半导体衬底和具有制作在半导体衬底的电路制作侧上的沟槽隔离结构的元件隔离氧化膜,其中的衬底具有围绕沟槽隔离结构的沟槽上边沿的单调凸面形状;氧化膜在沟槽隔离结构中部的沟槽内壁处被氧化成厚度为5-70nm;且半导体衬底在...
  • 一种制造半导体集成电路器件的方法,它包含对写入了图形的光掩模进行照明,并经由曝光光学系统反复执行投影曝光,从而将所述图形印制到半导体衬底上,顺序形成预定的图形的步骤,当每个光掩模所需的曝光处理数目大于预定数目时,使用以金属膜作为不透明元...
  • 半导体存储装置,具备有:存储器阵列(BANK1);连接于读出放大器(104)上的第1全程位线(RGBL);连接到写入放大器(102)上的第2全程位线(WGBL);和使上述多条位线(LBL)选择性地连到上述第1全程位线(RGBL)和第2全...
  • 一种半导体集成电路中,通过把衬底偏置控制装置102设置为第1状态,在MOS晶体管中流过大电流,把衬底偏置控制装置设定为第2状态,把上述大电流控制为较小的值,进行控制使得第2状态时提供给第1被控制电路的衬底偏置的值是比第1状态时对于PMO...
  • 一种半导体集成电路器件的制造方法,包括(a)使用催化剂在第一温度下合成湿气;(b)保持湿气为气体状态,将其供给到晶片上方以形成含有氧气的第一湿氧化气氛;(c)将晶片的第一主表面加热到高于第一温度的第二温度,在第一湿氧化气氛下对晶片的第一...
  • 本发明公开了一种半导体集成电路器件的制造方法,包括以下步骤:(a)使用催化剂在第一温度下用氧气和氢气制备湿气;(b)在保持该湿气为气态的情况下,将所述如此制备的湿气转移至一个炉子的热处理室中,以在所述室内的晶片的第一主表面上方形成包括氧...
  • 本发明公开了一种半导体集成电路器件的制造方法,包括以下步骤:(a)将一个晶片引入氧化炉的一个单晶片热处理室;(b)将所述晶片已经引入其中的所述热处理室内的气体环境替换为氮气;(c)利用催化剂在第一温度下用氧气和氢气制备湿气;(d)保持所...
  • 本发明公开了一种半导体集成电路器件的制造方法,包括以下步骤:(a)在晶片的第一主表面的多个有源区之间形成隔离槽;(b)通过淀积绝缘层在所述隔离槽中形成绝缘区;(c)在步骤(b)之后,使用催化剂将氧气和氢气合成为水蒸汽;(d)保持如此合成...
  • 为了消除由于加于外部端子上的过电压的极性造成的抗ESD性的差异,提高半导体集成电路器件对于正和负过压的抗ESD性,在外部端子和接地电位之间,设置具有晶闸管结构的保护元件,用于保护内部电路不受正过压影响,提供由二极管D1构成的保护元件,保...
  • 提供一种图像显示装置,将亮度调制元件排列成矩阵状,能降低功耗。它具有多个亮度调制元件、多个扫描电极、多个数据电极、第一驱动单元、以及第二驱动单元,其中:在某一时刻,上述扫描电极被分为施加了扫描脉冲的呈选择状态的电极以及除此以外的呈非选择...
  • 一种使用能量分辨率高的半导体检测元件而能以短时间高精度地对由试料放出的极微量α射线进行能量分析的α射线测定装置,由含有多个半导体检测元件的α射线检测器、使各自的半导体检测元件的输出信号相加的加法器、对各自的半导体检测元件的输出信号进行逆...
  • 用于制造半导体器件的工艺过程包括为了以大范围一次全部的方式测试被测物中的导电焊接点把具有数量与被测物中的测试目标区域上形成测试目标导电体的数量相等的电学上独立的凸出部的测试装置主体部分压向被测物的电特性测试步骤。