半导体集成电路器件和多芯片模块的制造方法技术

一种制造半导体集成电路器件的方法，它包含对写入了图形的光掩模进行照明，并经由曝光光学系统反复执行投影曝光，从而将所述图形印制到半导体衬底上，顺序形成预定的图形的步骤，当每个光掩模所需的曝光处理数目大于预定数目时，使用以金属膜作为不透明元件的光掩模，而当每个光掩模所需的曝光处理数目小于预定数目时，使用以含有机感光树脂膜的有机材料作为不透明元件的光掩模。由此，改善了半导体集成电路器件的产率。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及到半导体集成电路器件的制造方法以及多芯片模块的制造方法，更确切地说是涉及到能够有效地用于光刻的一种技术，其中，在半导体集成电路器件的制造工艺中，利用光掩模(以下称为掩模)将预定的图形印制到半导体晶片(以下称为晶片)上。
技术介绍
在半导体集成电路器件(LSI，即大规模集成电路)的制造工艺中，光刻技术被用作在晶片上形成精细图形的一种方法。作为光刻技术的所谓光学投影曝光方法已经成为主流，其中利用缩小的投影光学系统将形成在各个掩模上的图形重复地印制到晶片上。在日本专利公开No.2000-91192中，公开了曝光装置的基本构造。在这种投影曝光方法中，晶片上的分辨率R通常被表示为R＝k×λ/NA，其中k表示与抗蚀剂材料和工艺有关的常数，λ表示曝光的波长，而NA表示投影透镜的数值孔径。正如从关系式显见，随着图形变得更为精细，投影曝光技术就必须采用波长更短的光源。目前是利用以汞灯的i射线(λ＝365nm)或KrF准分子激光器(λ＝248nm)作为照明光源的投影曝光装置来制造LSI。为了使图形更加精细，需要波长更短的光源，已经探讨过采用ArF准分子激光器(λ＝193nm)或F2激光器(λ＝157nm)。同时，在用于投影曝光方法的上述掩模的结构中，由例如铬之类组成的不透明图形被制作成对曝光透明的石英玻璃衬底上的不透明膜。其制造方法例如如下。亦即，首先在石英玻璃衬底上形成用作不透明膜的铬膜，再在其上涂敷与电子束起反应的抗蚀剂膜。随后，根据预定的图形数据，将电子束辐照到抗蚀剂膜上，借助于对其进行显影，就形成抗蚀剂图形。随后，用抗蚀剂图形作为腐蚀掩模，对铬膜进行腐蚀，以便形成由铬之类组成的不透明图形。最后，清除与电子束起反应的其余抗蚀剂膜，这样就完成了掩模的制造。
技术实现思路
然而，本专利技术人已经发现，采用具有由铬之类的金属膜组成的不透明图形的掩模的曝光技术，存在着下列问题。具体地说，具有由金属膜组成的不透明图形的掩模，由于其耐用性好，可靠性高，并能够用于大量曝光中，因而是有优点的。然而，当这种掩模被用于半导体集成电路器件的开发中，或用于各种各样少量半导体集成电路器件的制造时，换言之，在对掩模图形进行频繁改变和修正且同一个掩模很少被用于不同的工艺的情况下，为了制造这种掩模而需要大量时间和更高的成本。因此，出现诸如阻碍改善半导体集成电路器件产率和阻碍降低半导体集成电路器件制造成本之类的问题。本专利技术的目的是提供一种能够改善半导体集成电路器件产率的技术。本专利技术的另一目的是提供一种能够缩短半导体集成电路器件开发周期的技术。本专利技术的另一目的是提供一种能够降低半导体集成电路器件的制造周期的技术。本专利技术的另一目的是提供一种能够降低半导体集成电路器件成本的技术。为了达到上述目的，本专利技术提供一种制造半导体集成电路器件的方法，包括下列步骤选择以金属膜作为曝光不透明膜的第一光掩模和以有机感光树脂膜作为曝光不透明膜的第二光掩模中的一个；以及将形成在被选择的第一或第二光掩模上的图形投影并曝光到形成在半导体衬底上的感光层上；其中所述第二光掩模的不透明膜是抗反射层和有机感光树脂膜的叠层膜。此外，提供一种制造多芯片模块的方法，包括下列步骤包括至少一次利用以金属膜作为曝光不透明膜的第一光掩模而将预定图形形成在第一半导体衬底上的步骤，制造多个第一半导体集成电路器件；包括至少一次利用以有机感光树脂膜作为曝光不透明膜的第二光掩模而将预定图形形成在第二半导体衬底上的步骤，制造多个第二半导体集成电路器件；以及将所述第一半导体集成电路器件和所述第二半导体集成电路器件封装在同一个印刷电路板上。此外，提供一种制造半导体集成电路器件的方法，它包含对写入了图形的光掩模进行照明，并经由曝光光学系统反复执行投影曝光，从而将所述图形印制到半导体衬底上，顺序形成预定的图形的步骤，其特征在于，当每个光掩模所需的曝光处理数目大于预定数目时，使用以金属膜作为不透明元件的光掩模，而当每个光掩模所需的曝光处理数目小于预定数目时，使用以含有机感光树脂膜的有机材料作为不透明元件的光掩模。一种制造半导体集成电路器件的方法，包括第一半导体集成电路器件制造步骤，它包括使用以金属膜作为不透明体写入了图形的光掩模，经由曝光光学系统反复执行投影曝光，将所述图形印制到半导体衬底上，顺序形成预定的图形的步骤；第二半导体集成电路器件制造步骤，它包括至少一次使用以有机感光树脂作为不透明体写入了窗口图形的光掩模的投影曝光，并经由曝光光学系统将所述图形印制到半导体衬底上的投影曝光步骤，且包括在其它曝光步骤中使用以金属膜作为不透明体的光掩模，反复执行投影曝光而顺序形成预定图形的步骤；以及将用所述第一半导体集成电路器件制造步骤制造的所述第一半导体集成电路器件和用所述第二半导体集成电路器件制造步骤制造的所述第二半导体集成电路器件封装在同一个印刷电路板上的步骤。本专利技术的上述和其它的目的和特征，从本说明书的描述和附图中会弄明白。附图说明图1是流程图，示出了根据本专利技术一个实施方案的半导体集成电路器件的制造工艺。图2是说明图，示出了图1的半导体集成电路器件制造工艺中使用的曝光装置的例子。图3A是平面图，示出了图1的半导体集成电路器件制造工艺中使用的光掩模的例子。图3B是沿图3A中A-A线的剖面图。图4A是平面图，示出了图1的半导体集成电路器件制造工艺中使用的光掩模的例子。图4B是沿图4A中A-A线的剖面图。图5A是平面图，示出了图1的半导体集成电路器件制造工艺中使用的光掩模的例子。图5B是沿图5A中A-A线的剖面图。图6A是平面图，示出了图1的半导体集成电路器件制造工艺中使用的光掩模的例子。图6B是沿图6A中A-A线的剖面图。图7A是平面图，示出了图1的半导体集成电路器件制造工艺中使用的光掩模的例子。图7B是沿图7A中A-A线的剖面图。图8A是常规光掩模制造工艺过程中的剖面图。图8B是常规光掩模制造工艺过程中的剖面图。图8C是常规光掩模制造工艺过程中的剖面图。图8D是常规光掩模制造工艺过程中的剖面图。图9A是平面图，示出了图1的半导体集成电路器件制造工艺中使用的光掩模的例子。图9B是沿图9A中A-A线的剖面图。图9C是放大图，示出了图9B的主要部分。图9D示出了不透明元件的改进例，是一个放大图，示出了图9B的主要部分。图10A是平面图，示出了图1的半导体集成电路器件制造工艺中使用的光掩模的例子。图10B是沿图10A中A-A线的剖面图。图11A是平面图，示出了图1的半导体集成电路器件制造工艺中使用的光掩模的例子。图11B是沿图11A中A-A线的剖面图。图12A是图9所示光掩模制造工艺过程中的平面图。图12B是沿图12A中A-A线的剖面图。图13A是图12之后，图9所示光掩模制造工艺过程中的平面图。图13B是沿图13A中A-A线的剖面图。图14A是图13之后，图9所示光掩模制造工艺过程中的平面图。图14B是沿图14A中A-A线的剖面图。图15A是图14之后，图9所示光掩模制造工艺过程中的平面图。图15B是沿图15A中A-A线的剖面图。图16A是图15之后，图9所示光掩模制造工艺过程中的平面图。图16B是沿图16A中A-A线的剖面图。图17A是图9所示光掩模重新制造工艺过程中的平面图。图17B是沿图17A中A-A线的剖本文档来自技高网...

【技术保护点】
一种制造半导体集成电路器件的方法，包括下列步骤：　　　　选择以金属膜作为曝光不透明膜的第一光掩模和以有机感光树脂膜作为曝光不透明膜的第二光掩模中的一个；以及　　　　将形成在被选择的第一或第二光掩模上的图形投影并曝光到形成在半导体衬底上的感光层上，　　　　其中所述第二光掩模的不透明膜是抗反射层和有机感光树脂膜的叠层膜。

【技术特征摘要】
JP 2000-8-15 246466/20001.一种制造半导体集成电路器件的方法，包括下列步骤选择以金属膜作为曝光不透明膜的第一光掩模和以有机感光树脂膜作为曝光不透明膜的第二光掩模中的一个；以及将形成在被选择的第一或第二光掩模上的图形投影并曝光到形成在半导体衬底上的感光层上，其中所述第二光掩模的不透明膜是抗反射层和有机感光树脂膜的叠层膜。2.一种制造多芯片模块的方法，包括下列步骤包括至少一次利用以金属膜作为曝光不透明膜的第一光掩模而将预定图形形成在第一半导体衬底上的步骤，制造多个第一半导体集成电路器件；包括至少一次利用以有机感光树脂膜作为曝光不透明膜的第二光掩模而将预定图形形成在第二半导体衬底上的步骤，制造多个第二半导体集成电路器件；以及将所述第一半导体集成电路器件和所述第二半导体集成电路器件封装在同一个印刷电路板上。3.根据权利要求2的制造多芯片模块的方法，其特征在于，所述第一半导体集成电路器件包括存储器件。4.根据权利要求2的制造多芯片模块的方法，其特征在于，所述第二半导体集成电路器件包括逻辑器件。5.根据权利要求2-4中任意一项的制造多芯片模块的方法，其特征在于，所述第一和第二半导体集成电路器件用面向下键合的方法被电连接到所述印刷电路板。6.一种制造半导体集成电路器件的方法，它包含对写入了图形的光掩模进行照明，并经由曝光光学系统反复执行投影曝光，从而将所述图形印制到半导体衬底上，顺序形成预定的图形的步骤，其特征在于，当每个光掩模所需的曝光处理数目大于预定数目时，使用以金属膜作为不透明元件的光掩模，而当每个光掩模所需的曝光处理数目小于预定数目时，使用以含有机感光树脂膜的有机材料作为不透明元件的光掩模。7.根据权利要求6的制造半导体集成电路器...

【专利技术属性】
技术研发人员：寺泽恒男，田中稔彦，宫崎浩，长谷川升雄，森和孝，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：JP[日本]