【技术实现步骤摘要】
本专利技术涉及到具有高可靠沟槽隔离结构的半导体器件及其制造工艺。
技术介绍
浅沟槽隔离(SGI)结构目前可用来形成电隔离即诸如半导体衬底上的晶体管之类的相邻元件之间的隔离。如图1A-1D所示，SGI结构通常包含制作在硅半导体衬底31上的浅沟槽和埋置在沟槽中的氧化膜35之类，且由于其工艺尺度精度高于现行硅的局部氧化(LOCOS)结构而适合于要求工艺尺度精度为0.25微米或以下的器件。然而，如图1C所示，SGI结构在氧化步骤中有时会在沟槽的上边沿处氧化形成的氧化膜35中形成硅半导体衬底31的尖锐突出物34。这种硅半导体衬底31的尖锐突出物34的存在，引起电场在电路工作过程中集中在突出物周围，如A.Bryant等人(Technical Digest of IEDM’94.pp.671-674)所公开的那样，有时会使栅击穿电压或电容退化。从实验已知，当沟槽上边沿周围的衬底曲率半径不大于3nm时，即使衬底在沟槽上边沿周围的角度不小于90度，也出现这种栅击穿电压的退化。为了克服退化，如图1B’所示，图1B的衬垫氧化膜32被凹陷大约0.1微米，并如JP-A-2-260660...
【技术保护点】
【技术特征摘要】
1.一种半导体器件，它包含半导体衬底和具有制作在半导体衬底的电路制作侧上的沟槽隔离结构的元件隔离氧化膜，其中的衬底具有围绕沟槽隔离结构的沟槽上边沿的单调凸面形状；氧化膜在沟槽隔离结构中部的沟槽内壁处被氧化成厚度为5-70nm；且半导体衬底在其上边沿处的曲率半径在3-35nm范围内。2.一种制造半导体器件的工艺，它包含下列步骤(a)对半导体衬底进行热氧化，从而在半导体衬底表面上制作第一氧化硅膜，然后在第一氧化硅膜上淀积氮化硅膜，并在对元件区进行掩蔽的情况下，选择性地腐蚀位于元件隔离区中的氮化硅膜和第一氧化硅膜的步骤，(b)对元件隔离区中的半导体衬底进行各向同性浅腐蚀，从而在元件隔离区边沿处的...
【专利技术属性】
技术研发人员：石冢典男，三浦英生，池田修二，铃木范夫，松田安司，吉田安子，山本裕彦，小林正道，高松朗，清水博文，福田和司，堀部晋一，野添俊夫，
申请(专利权)人：株式会社日立制作所，日立超大规模集成电路系统株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。